硬件寄存器配置：网卡PHY链路协商中断触发与调试 - 第4节

4.1 PHY中断引脚电气特性与信号模型

PHY芯片通过专用中断输出引脚（通常标记为 INT 或 INTR）向主控（MAC/CPU）报告链路状态变化、错误事件或协商完成信号。该引脚为开漏（Open-Drain）或推挽（Push-Pull）输出，电气特性直接影响中断采集的可靠性。

4.1.1 引脚类型与电气参数对比

4.1.2 中断引脚内部结构

下图展示PHY芯片中断输出级的典型内部结构，包含中断状态寄存器、屏蔽逻辑、输出驱动级和可选的去抖滤波器。

4.2 中断触发方式：电平触发 vs 边沿触发

主控（CPU/MCU）的中断控制器可配置为电平触发（Level-Triggered）或边沿触发（Edge-Triggered）。两种方式在PHY中断场景下各有优劣，选择不当会导致中断丢失、重复触发或系统挂死。

4.2.1 电平触发（Level-Triggered）

电平触发模式下，当PHY的INT引脚为有效电平（通常为低电平）时，中断信号持续有效。主控在中断服务程序（ISR）中必须通过读取PHY的中断状态寄存器（ISR）来清除中断源，使INT引脚恢复无效电平（高电平），否则中断会持续触发。

• 优点： 不会丢失中断；即使主控暂时关闭全局中断，电平信号仍保持，重新使能后立即响应。
• 缺点： 若ISR未及时清除中断源，会导致无限递归中断，造成系统假死；共享中断线时需要确认中断源归属。
• 适用场景： 实时性要求高、中断事件频率较低（如链路状态变化）的PHY应用。

4.2.2 边沿触发（Edge-Triggered）

边沿触发模式下，主控检测INT引脚上的上升沿或下降沿（通常为下降沿）作为中断触发条件。中断信号是一个脉冲，主控锁存该边沿事件后即可响应。

• 优点： 不会因中断源未清除而重复触发；多个设备共享中断线时，每个设备独立产生边沿，不易互相阻塞。
• 缺点： 若脉冲宽度过窄（< 主控最小检测宽度），可能丢失中断；高频率中断事件可能因边沿重叠而漏检。
• 适用场景： 中断事件频率较高（如RMII错误中断）、共享中断线、或主控不支持电平中断时。

4.2.3 触发方式对比表

4.3 中断触发时序与信号完整性

PHY中断引脚的实际波形受PCB走线、负载电容、上拉电阻和主控输入阈值影响。下图展示电平触发与边沿触发模式下，PHY中断信号与主控采样点的时序关系。

4.4 中断触发配置实战：寄存器操作

PHY芯片通常提供中断控制寄存器（ICR）或中断屏蔽寄存器（IMR）来配置中断触发方式和使能特定中断源。以广泛使用的 DP83822（TI）为例，其寄存器配置如下：

4.4.1 DP83822 中断配置寄存器（地址 0x0012）

4.4.2 配置代码示例（C语言伪码）

/* DP83822 中断控制寄存器地址 */
#define DP83822_ICR         0x0012
#define DP83822_ISR         0x0013

/* 中断配置位掩码 */
#define INT_OE              (1 << 15)
#define INT_LEVEL           (1 << 14)   /* 1=电平触发，0=边沿触发 */
#define INT_LINK_STAT_CHG   (1 << 7)
#define INT_ANEG_COMP       (1 << 5)

/* 配置为电平触发，使能链路状态变化和协商完成中断 */
uint16_t icr_value = INT_OE | INT_LEVEL | INT_LINK_STAT_CHG | INT_ANEG_COMP;
phy_write(DP83822_ICR, icr_value);

/* 中断服务程序（电平触发版本） */
void phy_isr(void) {
    uint16_t status;

    /* 循环读取ISR直到所有中断源清除 */
    do {
        status = phy_read(DP83822_ISR);
        if (status & LINK_STAT_CHG) {
            /* 处理链路状态变化 */
            handle_link_change();
        }
        if (status & ANEG_COMP) {
            /* 处理协商完成 */
            handle_aneg_complete();
        }
    } while (status != 0);  /* ISR读后自动清零，但需确保无新中断 */
}

4.5 中断触发方式选择决策树

在实际硬件调试中，选择电平触发还是边沿触发需要综合考虑PHY型号、主控中断控制器能力、中断事件频率和系统实时性要求。以下决策树可辅助选择：

4.6 中断调试常见问题与排查方法

4.6.1 中断丢失

• 现象： PHY已产生中断事件（如链路断开），但主控未响应。
• 排查步骤：
  1. 用示波器测量INT引脚，确认是否有有效电平/边沿跳变。
  2. 检查PHY中断屏蔽寄存器（IMR）是否使能了对应中断源。
  3. 检查主控中断控制器是否配置了正确的触发极性（低电平/下降沿）。
  4. 对于边沿触发，确认脉冲宽度是否大于主控最小检测时间（通常需要 > 50ns）。

4.6.2 中断重复触发

• 现象： 一次中断事件导致主控反复进入ISR，系统响应变慢或卡死。
• 排查步骤：
  1. 检查ISR中是否读取并清除了PHY的中断状态寄存器（ISR）。
  2. 对于电平触发，确认ISR退出前INT引脚已恢复为高电平。
  3. 检查PHY是否在ISR执行期间产生了新中断（需循环读取ISR直到为0）。
  4. 检查INT引脚上拉电阻是否过小导致上升沿过缓（电平触发时）。

4.6.3 中断毛刺误触发

• 现象： 无实际中断事件时，主控收到虚假中断。
• 排查步骤：
  1. 用示波器观察INT引脚，确认是否存在电源噪声或串扰导致的毛刺。
  2. 检查PHY去抖滤波器是否使能（通常可滤除 < 50ns的毛刺）。
  3. 检查PCB走线：INT引脚应远离时钟线、电源开关节点等强干扰源。
  4. 在INT引脚对地并联100pF电容进行硬件滤波（注意影响上升沿时间）。