📚 课程目录第1章 PCIe基础回顾

1. PCIe基础回顾：总线拓扑结构、配置空间、BAR空间与MMIO映射

PCI Express（PCIe）作为现代计算机系统中最核心的高速串行互连总线，是Linux设备驱动开发的基础。本章将系统回顾PCIe的物理拓扑结构、设备发现机制、配置空间布局以及内存映射I/O（MMIO）原理，为后续MSI中断配置与数据传输优化奠定坚实的硬件抽象层认知。

1.1 PCIe总线拓扑结构

PCIe采用树形分层拓扑，由根复合体（Root Complex, RC）、交换器（Switch）和端点（Endpoint, EP）三类基本组件构成。与传统的并行PCI不同，PCIe使用点对点串行链路，每个链路可配置为×1、×4、×8、×16等通道宽度。

  关键概念： PCIe拓扑中，RC是CPU与内存子系统连接PCIe层次结构的根节点；Switch负责在多个端口之间路由事务层数据包（TLP）；Endpoint是功能设备，如NVMe SSD、GPU、网卡。

1.2 PCIe配置空间

每个PCIe功能（Function）都拥有独立的4KB配置空间（传统PCI仅256字节）。前256字节为配置空间头部（Configuration Header），与PCI兼容；扩展部分（256–4095）用于PCIe能力结构（Capability Structures），包括MSI/MSI-X、电源管理、高级错误报告等。

偏移（字节）	寄存器名称	位宽	说明
0x00	Vendor ID	16	厂商识别码（如 Intel=0x8086）
0x02	Device ID	16	设备识别码
0x04	Command	16	控制 I/O、Memory、Bus Master 等使能
0x06	Status	16	中断状态、能力列表等
0x08	Revision ID	8	修订版本
0x09	Class Code	24	设备分类（如 0x010802 为 NVMe）
0x10–0x24	BAR0–BAR5	32/64	基地址寄存器，定义设备地址空间
0x34	Capabilities Pointer	8	指向能力链表首项

驱动开发提示： Linux 内核通过 pci_read_config_*() / pci_write_config_*() 系列函数访问配置空间。在 probe 阶段，驱动必须读取 Vendor ID、Device ID 进行匹配，并通过 BAR 寄存器获取设备 MMIO 基址。

1.3 BAR空间与MMIO映射

基地址寄存器（BAR）是配置空间中最重要的资源描述字段。每个Endpoint最多支持6个BAR（BAR0–BAR5），用于声明设备所需的内存空间或I/O空间大小及类型。操作系统枚举PCIe树时，通过向BAR写入全1再回读的方式探测地址范围。

MMIO（Memory-Mapped I/O）映射是驱动将设备BAR空间映射到CPU虚拟地址空间的过程。Linux内核提供pci_ioremap_bar()或pcim_iomap()完成映射，之后驱动即可通过普通内存访问指令（如readl()/writel()）读写设备寄存器。

  性能关键点： MMIO 映射后的访问路径为：CPU → 系统总线 → RC → PCIe 链路 → 设备内部寄存器。对于高性能设备（如NVMe、GPU），应优先使用64位BAR并确保MMIO地址在CPU的WC（Write Combining）或UC（Uncacheable）区域，避免因缓存一致性导致性能下降。

BAR 属性	位域说明	典型值
Bit 0	空间类型：0=Memory Space, 1=I/O Space	0
Bit 2:1	Memory类型：00=32位, 10=64位	10 (64位)
Bit 3	Prefetchable：是否可预取	1 (可预取)
Bit 31:4	基地址（对齐到16字节）	0xF0000000

1.4 典型驱动 Probe 代码片段

以下代码展示了一个标准PCIe驱动在probe函数中读取BAR、使能设备、映射MMIO的典型流程：

static int my_pci_probe(struct pci_dev *pdev, const struct pci_device_id *id)
{
    struct my_dev *dev;
    int ret;
    resource_size_t bar_start, bar_len;

    // 1. 启用 PCI 设备
    ret = pcim_enable_device(pdev);
    if (ret)
        return ret;

    // 2. 设置 DMA 掩码（64位优先）
    ret = dma_set_mask_and_coherent(&pdev->dev, DMA_BIT_MASK(64));
    if (ret)
        ret = dma_set_mask_and_coherent(&pdev->dev, DMA_BIT_MASK(32));

    // 3. 读取 BAR0 信息
    bar_start = pci_resource_start(pdev, 0);
    bar_len   = pci_resource_len(pdev, 0);

    dev_info(&pdev->dev, "BAR0: start=0x%llx, len=%lld\n",
             (unsigned long long)bar_start, (unsigned long long)bar_len);

    // 4. 使能 Bus Master（允许设备发起 DMA）
    pci_set_master(pdev);

    // 5. 映射 MMIO 到 CPU 虚拟地址空间
    dev->regs = pcim_iomap(pdev, 0, 0);
    if (!dev->regs)
        return -ENOMEM;

    // 6. 读取设备版本寄存器（假设偏移 0x00）
    u32 version = readl(dev->regs);
    dev_info(&pdev->dev, "Device version: 0x%x\n", version);

    // 7. 注册中断（后续章节详细展开）
    // ...

    pci_set_drvdata(pdev, dev);
    return 0;
}

常见错误： 忘记调用 pci_set_master() 会导致设备无法发起 DMA 写操作，MSI 中断无法送达。另外，pcim_iomap() 是 managed 版本，在驱动卸载时自动释放，但若使用 pci_ioremap_bar() 则必须手动 iounmap()。

1.5 本章小结

PCIe拓扑：RC → Switch → Endpoint 的树形结构，点对点串行链路。
配置空间：4KB空间，前256字节兼容PCI，扩展区包含MSI/MSI-X等能力结构。
BAR空间：设备通过BAR声明地址范围，操作系统枚举时分配物理地址。
MMIO映射：驱动通过ioremap将设备物理地址映射到内核虚拟地址空间，使用readl/writel访问。