2. CPU架构基础：多核CPU的缓存层次结构（L1/L2/L3）与NUMA架构
在深入软中断亲和性调优之前，必须理解现代多核CPU的物理架构。网络数据包的处理路径贯穿CPU核心、缓存层次和内存控制器，任何一处的瓶颈都会直接表现为网络延迟增加或吞吐量下降。本节将拆解缓存层次结构与NUMA（非统一内存访问）架构，为后续的软中断绑定和内存本地化策略奠定基础。
2.1 缓存层次结构：L1 / L2 / L3
CPU的运算速度远快于主存（DRAM）的访问速度。为了弥合这一差距，现代处理器引入了多级缓存（Cache）。缓存采用SRAM（静态随机存取存储器），速度更快但成本更高，因此容量逐级增大、速度逐级降低。
| 缓存级别 | 典型容量 | 延迟（CPU周期） | 关联性 | 关键特征 |
|---|---|---|---|---|
| L1 Cache | 32KB ~ 64KB（每核心） | 3 ~ 5 周期 | 每核心私有 | 分为L1d（数据）和L1i（指令）；速度最快 |
| L2 Cache | 256KB ~ 1MB（每核心） | 10 ~ 20 周期 | 每核心私有 | 统一缓存（数据和指令混合）；命中率约80% |
| L3 Cache | 8MB ~ 64MB（所有核心共享） | 30 ~ 50 周期 | 跨核心共享 | 用于核心间数据共享；降低跨核心通信延迟 |
性能启示： 当软中断（softirq）处理程序与目标应用程序运行在同一个物理核心上时，数据包从网卡驱动到应用层的路径可以完全命中L1/L2缓存，避免因缓存未命中而访问L3甚至主存。这是软中断亲和性调优的核心收益之一。
下图展示了四核CPU的典型缓存层次结构，清晰体现了私有缓存与共享缓存的关系：
2.2 NUMA架构：非统一内存访问
在早期的对称多处理（SMP）架构中，所有CPU核心通过共享总线访问同一块物理内存，这种方式称为UMA（统一内存访问）。随着核心数量增加，共享总线成为瓶颈。NUMA架构应运而生，它将CPU核心和内存划分为多个NUMA节点（Node），每个节点拥有本地内存和本地内存控制器。
NUMA核心原则： 访问本地内存（Local Access）的速度远快于访问远程内存（Remote Access）。远程访问需要跨节点通信，延迟通常增加30%~50%，且会占用节点间的互联带宽（如Intel的QPI/UPI或AMD的Infinity Fabric）。
下表对比了UMA与NUMA的关键差异：
| 特性 | UMA（统一内存访问） | NUMA（非统一内存访问） |
|---|---|---|
| 内存访问延迟 | 所有核心访问延迟一致 | 本地访问快，远程访问慢 |
| 可扩展性 | 受限于共享总线带宽，通常≤8核 | 可扩展到数十甚至上百核心 |
| 内存控制器 | 集中式，所有核心共享 | 分布式，每个节点拥有独立控制器 |
| 互联方式 | 共享总线或交叉开关 | 点对点互联（QPI/UPI/Infinity Fabric） |
| 对网络负载的影响 | 无本地/远程差异 | 软中断与应用程序跨节点时，性能显著下降 |
下图展示了一个双节点NUMA系统的典型拓扑，包含CPU核心、本地内存和节点间互联：
2.3 缓存与NUMA对网络负载的影响
当处理网络数据包时，数据流经的路径决定了性能损耗。以下是一个典型的网络数据包处理路径，以及缓存/NUMA对其的影响：
- 网卡接收数据包 → 通过DMA写入主存中的Ring Buffer。
- 硬中断触发 → 通知CPU核心有数据到达。
- 软中断处理 → 在指定核心上执行网络协议栈（IP/TCP/UDP）。
- 数据拷贝 → 从内核空间拷贝到用户空间应用程序。
- 应用程序处理 → 在某个核心上执行业务逻辑。
性能陷阱： 如果软中断在NUMA Node 0的核心上处理，而应用程序在NUMA Node 1的核心上运行，那么步骤3和步骤4之间的数据拷贝将产生跨节点内存访问。每次数据包处理都需要通过QPI/UPI互联总线传输数据，导致延迟增加30%~50%，同时占用宝贵的互联带宽。在万兆甚至更高带宽的网络环境下，这种跨节点访问会迅速成为瓶颈。
2.4 查看系统NUMA拓扑与缓存信息
在Linux系统中，可以通过以下命令快速查看当前系统的NUMA拓扑和缓存层次：
# 查看NUMA节点数量和拓扑
numactl --hardware
# 查看每个CPU核心所属的NUMA节点
lscpu | grep -i numa
# 查看缓存层次结构（L1/L2/L3）
lscpu | grep -i cache
# 查看每个核心的缓存信息（更详细）
cat /sys/devices/system/cpu/cpu0/cache/index0/size # L1d
cat /sys/devices/system/cpu/cpu0/cache/index1/size # L1i
cat /sys/devices/system/cpu/cpu0/cache/index2/size # L2
cat /sys/devices/system/cpu/cpu0/cache/index3/size # L3示例输出解读：
# numactl --hardware 输出示例
available: 2 nodes (0-1)
node 0 cpus: 0 1 2 3
node 0 size: 32768 MB
node 0 free: 24576 MB
node 1 cpus: 4 5 6 7
node 1 size: 32768 MB
node 1 free: 24576 MB
node distances:
node 0 1
0: 10 21
1: 21 10
关键指标：
node distances 中的数值表示相对访问延迟。10表示本地访问，21表示远程访问。数值越大，延迟越高。在调优时，应优先确保软中断和应用程序在同一个NUMA节点内（即距离为10的节点）。
2.5 本节小结
- 缓存层次： L1（最快，每核心私有）→ L2（每核心私有）→ L3（所有核心共享）→ 主存（最慢）。
- NUMA架构： 将CPU和内存划分为多个节点，本地访问延迟低，远程访问延迟高。
- 调优启示： 软中断处理程序应绑定在与网卡中断所在NUMA节点相同的核心上，且目标应用程序也应运行在同一节点内，以最大化缓存命中率并避免跨节点内存访问。
- 诊断工具：
numactl --hardware、lscpu、/sys/devices/system/cpu/是查看拓扑和缓存信息的核心手段。