2. 中断处理流程：CPU中断响应、中断上下文切换、中断处理函数执行

硬中断（Hard IRQ）的处理并非瞬时完成，而是由CPU按照严格的硬件-软件协同协议分阶段执行。理解这一流程是进行亲缘性调优的前提——只有知道中断在哪一刻被分发、哪一刻被阻塞、哪一刻完成，才能精准地将中断绑定到最合适的CPU核心上。

2.1 中断处理三阶段总览

一次完整的硬中断处理可拆解为三个阶段：CPU中断响应（硬件自动完成）、中断上下文切换（保存现场）、中断处理函数执行（ISR运行）。下表对比了各阶段的核心特征：

2.2 阶段一：CPU中断响应（硬件自动完成）

当网卡收到数据包后，通过PCIe总线向中断控制器（如x86的APIC或ARM的GIC）发送中断消息。中断控制器根据预先配置的中断亲缘性掩码（IRQ affinity mask），将中断信号仅发送到掩码中指定的CPU核心。该CPU在完成当前指令后，立即执行以下硬件操作：

1. 保存关键寄存器：CPU自动将当前指令指针（RIP）、代码段（CS）、标志寄存器（RFLAGS）压入内核栈。
2. 切换栈指针：从用户栈或内核进程栈切换到中断栈（Interrupt Stack），防止中断嵌套导致栈溢出。
3. 屏蔽同级中断：硬件自动设置CPU的IF（Interrupt Flag）或PIC的IMR（Interrupt Mask Register），阻止同优先级或更低优先级的中断再次触发。
4. 跳转到中断向量表：根据中断号查找IDT（Interrupt Descriptor Table），跳转到对应的内核入口函数。

2.3 阶段二：中断上下文切换（保存现场）

CPU跳转到IDT入口后，执行内核汇编代码（如x86的entry_64.S中的common_interrupt）。这一阶段的核心任务是保存被中断任务的完整上下文，以便ISR执行完毕后能无缝恢复原任务。

• 保存通用寄存器：将rax、rbx、rcx、rdx、rsi、rdi、r8~r15等通用寄存器压入中断栈。
• 保存段寄存器和标志位：包括cs、ds、es、fs、gs以及rflags。
• 保存中断号：将中断向量号作为参数传递给后续的C函数。
• 切换页表（可选）：如果中断发生在用户态，需要切换到内核页表；如果中断发生在内核态且使用同一组页表，则跳过此步以节省开销。
• 调用do_IRQ()：最终调用C语言编写的通用中断分发函数do_IRQ()或handle_irq()。

2.4 阶段三：中断处理函数执行（ISR运行）

do_IRQ()根据中断号查找全局中断描述符表（irq_desc），调用注册在该中断线上的中断处理函数（ISR）。对于网卡多队列场景，每个队列通常注册独立的ISR，分别处理对应队列的数据包。

ISR的执行环境具有以下约束：

• 不可睡眠：ISR运行在中断上下文中，不能调用可能导致睡眠的函数（如kmalloc(GFP_KERNEL)、mutex_lock()）。
• 不可触发缺页中断：ISR访问的内存必须已经映射在页表中，否则会导致双重中断（double fault）。
• 执行时间应极短：ISR执行期间，同CPU上的其他中断（同优先级或更低优先级）被屏蔽。长时间ISR会导致中断延迟抖动（jitter）。

典型的网卡ISR执行流程如下：

1. 读取中断状态寄存器：确认中断来源（哪个队列产生了中断）。
2. 禁用该队列中断：防止同一队列在ISR处理期间再次触发中断（避免活锁）。
3. 调度NAPI软中断：将数据包处理任务交给net_rx_action()软中断，ISR本身只做最轻量的通知。
4. 写中断结束寄存器（EOI）：通知中断控制器当前中断已处理完毕，允许后续中断到达。
5. 返回：执行iretq指令，恢复被中断任务的上下文。

2.5 中断处理流程中的关键性能指标

在调优实践中，需要关注以下指标来评估中断处理流程的健康度：