📚 课程目录第2章显示流水线基础

2. 显示流水线基础：从GPU渲染到屏幕显示的完整数据流路径

显示流水线（Display Pipeline）是连接GPU渲染输出与物理屏幕像素点亮之间的完整数据通路。理解这条路径上的每一个环节，是进行Vblank与DMA-BUF联合调优的前提。本章将逐层拆解从帧缓冲区到像素点亮的完整流程，并重点标注性能关键点。

2.1 显示流水线全景架构

下图展示了典型的Linux DRM/KMS显示流水线，包含用户态、内核态和硬件三层。数据从GPU渲染完成开始，经过DMA-BUF传递、KMS配置、CRTC扫描输出，最终由Display Controller驱动面板显示。

2.2 数据流核心阶段分解

从GPU渲染到屏幕显示，数据流可拆解为以下6个关键阶段。每个阶段都涉及特定的内核对象和硬件操作。

阶段	描述	关键组件	性能关注点
1. 渲染提交	应用通过EGL/Vulkan提交渲染命令到GPU	Command Buffer, GPU Queue	提交频率、上下文切换
2. 帧缓冲区分配	GPU驱动分配GEM对象作为渲染目标	GEM, DMA-BUF, TTM	分配延迟、内存碎片
3. DMA-BUF导出/导入	渲染完成后导出DMA-BUF，传递给合成器或KMS	dma_buf, fd, sg_table	映射开销、cache一致性
4. KMS Atomic Commit	合成器通过DRM Atomic接口配置CRTC/Plane	drm_atomic_state, drm_plane	Commit延迟、Vblank等待
5. CRTC扫描输出	显示控制器从帧缓冲区读取像素数据	CRTC, Scanout Engine	扫描带宽、Vblank时序
6. 面板刷新	通过物理接口(DP/HDMI)将像素发送到屏幕	Encoder, Connector, Panel	链路速率、自适应同步

2.3 帧缓冲区生命周期与DMA-BUF流转

帧缓冲区（Framebuffer）在显示流水线中经历“创建 → 渲染 → 导出 → 扫描 → 回收”的完整生命周期。DMA-BUF作为零拷贝传递的载体，贯穿始终。

2.4 CRTC扫描与Vblank时序

CRTC（Cathode Ray Tube Controller，现泛指显示控制器）是显示流水线的核心时序引擎。它按照固定的像素时钟，逐行逐帧地从帧缓冲区读取数据，并生成Vblank信号。

Vblank（垂直消隐期）：当CRTC扫描完一帧的最后一行后，到开始扫描下一帧第一行之间的时间间隔。这段时间内不会读取帧缓冲区，是安全的缓冲区交换窗口。

CRTC扫描时序参数如下表所示，这些参数直接影响Vblank的持续时间和帧率。

参数	含义	典型值 (1080p@60Hz)	对性能的影响
Htotal	水平总像素（含消隐）	2200	决定行扫描时间
Vtotal	垂直总行数（含消隐）	1125	决定帧周期和Vblank长度
Pixel Clock	像素时钟频率	148.5 MHz	决定总带宽
Vblank Start	Vblank开始的扫描行	1080	缓冲区交换的安全起始点
Vblank End	Vblank结束的扫描行	1125	缓冲区交换的截止点

2.5 缓冲区交换与Page Flip机制

为了避免撕裂（Tearing），显示驱动必须在Vblank期间切换帧缓冲区。Linux DRM提供了两种Page Flip模式：

Legacy Page Flip：通过 DRM_IOCTL_MODE_PAGE_FLIP 提交，阻塞直到下一个Vblank。
Atomic Page Flip：通过 DRM_IOCTL_MODE_ATOMIC 提交，支持多个Plane同时翻转，非阻塞模式可异步等待。

// Atomic Page Flip 核心流程示例（伪代码）
struct drm_atomic_state *state = drm_atomic_state_alloc(dev);

// 设置CRTC的帧缓冲区
drm_atomic_set_fb_for_plane(plane_state, new_fb);

// 设置Vblank事件监听
state->pageflip_flags = DRM_MODE_PAGE_FLIP_EVENT;

// 提交Atomic Commit（非阻塞）
int ret = drm_atomic_commit(state);
if (ret == 0) {
    // 等待Vblank事件回调
    // drm_event 将在下一个Vblank触发时送达
}

// 在Vblank事件回调中释放旧帧缓冲区
drm_atomic_state_put(state);

调优要点：Atomic Commit支持非阻塞提交，允许应用在等待Vblank的同时继续渲染下一帧。配合DMA-BUF的多缓冲区策略，可以显著提高流水线吞吐量。

2.6 多Plane合成与Overlay

现代显示控制器支持多个硬件Plane（图层），每个Plane可以独立配置帧缓冲区。合成器（如Wayland的Weston）利用这一特性，将UI元素直接配置到硬件Plane上，避免GPU合成开销。

2.7 性能关键路径总结

基于以上分析，显示流水线中存在以下关键性能路径，后续章节将逐一深入优化：

GPU → DMA-BUF 导出路径：dma_buf_export() 的延迟和sg_table构建开销。
DMA-BUF → KMS 导入路径：drm_framebuffer 创建时的dma_buf_attach() 和映射开销。
Atomic Commit 提交路径：drm_atomic_commit() 内部的Vblank等待和状态校验。
CRTC 扫描路径：显示控制器读取帧缓冲区的内存带宽和cache一致性。
Vblank 事件传递路径：从硬件中断到用户态事件通知的延迟。

常见误区：很多开发者认为显示延迟只取决于GPU渲染速度。实际上，DMA-BUF映射开销和Vblank同步等待往往占据总延迟的30%~50%。在低帧率场景（如30fps视频播放），Vblank等待时间甚至超过GPU渲染时间。

2.8 本章小结

显示流水线是一个从GPU渲染到像素点亮的端到端系统，涉及用户态合成器、内核DRM/KMS框架、GPU驱动和显示控制器硬件。DMA-BUF作为零拷贝传递的载体，连接了渲染和显示两个子系统；Vblank作为时序同步信号，决定了缓冲区交换的安全窗口。理解这两者的协同关系，是后续联合调优的理论基础。