drm_encoder驱动中LVDS时钟配置与链路训练 - 第1节
1.1 LVDS 物理层原理
LVDS（Low-Voltage Differential Signaling，低压差分信号）是一种高速、低功耗的物理层接口标准，广泛应用于嵌入式显示系统中。其核心思想是通过一对物理走线（差分对）传输一路数据，利用两线之间的电压差（典型值为 350 mV）来编码逻辑“0”和“1”。
关键物理参数：
- 差分摆幅： 250 mV ~ 450 mV（典型 350 mV）
- 共模电压： 1.2 V（相对地）
- 传输速率： 单通道可达 1.0 ~ 3.125 Gbps
- 功耗： 每通道约 1.2 mW（相比 TTL 单端降低 80%）
LVDS 发送端由恒流源（3.5 mA）驱动差分对，在接收端 100 Ω 终端电阻上产生 350 mV 压降。这种电流驱动模式使得 LVDS 对电源噪声不敏感，且电磁辐射（EMI）远低于单端信号。
1.2 差分信号特性与优势
差分信号传输相比传统单端信号（如 TTL/CMOS）在显示接口中具有显著优势，下表对比了关键电气特性：
| 参数 | 单端信号（TTL） | 差分信号（LVDS） |
|---|---|---|
| 电压摆幅 | 3.3 V / 1.8 V | 350 mV |
| 共模噪声抑制 | 无 | 强（共模抑制比 > 60 dB） |
| EMI 辐射 | 高 | 低（磁场抵消效应） |
| 最大传输距离 | < 30 cm | > 10 m（带预加重） |
| 功耗（每通道） | ~10 mW | ~1.2 mW |
| 信号线数量（8-bit 数据） | 24 根 | 4 对（8 根） |
设计要点： LVDS 差分对必须严格等长布线（长度差 < 5 mm），且阻抗控制在 100 Ω ± 10%。差分对之间的间距应大于 3 倍线宽，以降低串扰。
差分信号的核心优势在于其磁场抵消效应：当 D+ 和 D− 电流方向相反时，产生的磁场相互抵消，对外辐射极低。同时，接收端只响应两线之间的差值，任何同时出现在 D+ 和 D− 上的共模噪声（如电源地弹跳）都会被抵消。
1.3 LVDS 在显示接口中的应用场景
LVDS 在嵌入式显示系统中扮演着核心角色，主要应用于以下三类场景：
- SoC/GPU → 显示面板（直连）： 常见于 7"~15.6" 的 TFT-LCD 面板，使用 4~8 对 LVDS 数据通道 + 1 对时钟通道，分辨率覆盖 800×480 至 1920×1080。
- 桥接芯片间互联： 例如 MIPI DSI → LVDS 桥接芯片（如 SN65DSI83），用于将应用处理器 MIPI 接口转换为标准 LVDS 接口。
- 长距离显示传输： 在工业平板、医疗显示、数字标牌中，LVDS 可配合电缆驱动芯片实现 5~15 米传输。
注意： 随着 eDP（Embedded DisplayPort）的普及，LVDS 在新设计中逐渐被替代。但存量市场（尤其是工业、车载、医疗）中 LVDS 仍占主导地位，DRM/KMS 驱动开发者必须掌握其时序配置。
下表总结了不同分辨率下 LVDS 的典型配置：
| 分辨率 | 色深 | 数据通道数 | 时钟频率 | 链路速率 |
|---|---|---|---|---|
| 800 × 480 @ 60 Hz | 18-bit | 3 对 | 30 MHz | 210 Mbps |
| 1024 × 600 @ 60 Hz | 18-bit | 3 对 | 40 MHz | 280 Mbps |
| 1280 × 800 @ 60 Hz | 24-bit | 4 对 | 70 MHz | 490 Mbps |
| 1920 × 1080 @ 60 Hz | 24-bit | 8 对 | 148.5 MHz | 1.04 Gbps |