CSI接口摄像头驱动中断响应与数据流协同设计 - 第1节
1.1 CSI 标准演进：从并行到高速串行
CSI（Camera Serial Interface）是由 MIPI 联盟制定的摄像头串行接口标准，旨在替代传统的并行摄像头接口（如 DVP），解决高分辨率、高帧率场景下的信号完整性、功耗和引脚数问题。自 2005 年发布以来，CSI 标准经历了多个版本的演进，核心变化集中在数据速率、通道数、协议灵活性和功能扩展上。
| 版本 | 发布年份 | 最大数据速率（每 Lane） | 最大 Lane 数 | 关键特性 |
|---|---|---|---|---|
| CSI-1 | 2005 | 500 Mbps | 4 | 基础串行协议，替代 DVP |
| CSI-2 v1.0 | 2009 | 1 Gbps | 4 | 引入统一 PHY 层（D-PHY），支持 RAW/YUV/JPEG |
| CSI-2 v2.0 | 2014 | 2.5 Gbps | 4 | 增加虚拟通道、CRC 校验、ECC 保护 |
| CSI-2 v3.0 | 2017 | 4.5 Gbps | 4 | 引入 C-PHY 选项，支持 RAW16/RAW20 |
| CSI-2 v4.0 | 2021 | 6 Gbps (D-PHY) / 12 Gbps (C-PHY) | 8 | 多流支持、智能 ROI、低延迟模式 |
1.2 MIPI CSI-2 物理层基础
MIPI CSI-2 物理层定义了摄像头模组与 SoC 之间的电气连接和信号传输方式。目前主流物理层标准包括 D-PHY 和 C-PHY，两者在信号线数量、时钟方案和编码方式上存在显著差异。
1.2.1 D-PHY 物理层
D-PHY 采用差分信号对（Data Lane + Clock Lane）传输，每个 Lane 由一对差分线（Dp/Dn）组成。时钟 Lane 提供源同步时钟，数据 Lane 在时钟的上升沿和下降沿均采样数据（DDR 模式）。
- 信号线组成： 1 对时钟 Lane + 1~4 对数据 Lane
- 工作模式： 高速模式（HS，High Speed）和低功耗模式（LP，Low Power）
- 编码方式： 8b10b 编码（DC 平衡，保证信号完整性）
- 典型速率： 80 Mbps ~ 6 Gbps（每 Lane）
1.2.2 C-PHY 物理层
C-PHY 使用三线差分对（Triplet），每个 Triplet 包含 3 根信号线（A/B/C），通过三线之间的电压差编码 3 位数据。C-PHY 无需独立的时钟 Lane，时钟信息嵌入在数据信号中。
- 信号线组成： 1~3 个 Triplet（每个 Triplet 3 根线）
- 工作模式： 仅高速模式（HS），无独立 LP 模式
- 编码方式： 3b4b 编码 + 三线差分编码
- 典型速率： 2.5 Gbps ~ 12 Gbps（每 Triplet）
| 对比项 | D-PHY | C-PHY |
|---|---|---|
| 每 Lane 信号线数 | 2（差分对） | 3（三线差分） |
| 时钟方案 | 独立时钟 Lane | 时钟嵌入数据 |
| 低功耗模式 | 支持 | 不支持 |
| 每 Lane 最大速率 | 6 Gbps | 12 Gbps |
| 适用场景 | 中低端摄像头、IoT | 高端摄像头、自动驾驶 |
1.3 MIPI CSI-2 协议层基础
协议层位于物理层之上，负责将摄像头采集的原始像素数据封装为符合 CSI-2 规范的数据包，并通过物理层传输到 SoC 的接收端。协议层定义了数据包格式、帧结构、虚拟通道和错误检测机制。
1.3.1 数据包结构
CSI-2 数据包分为 短包（Short Packet） 和 长包（Long Packet） 两种类型：
- 短包： 用于传输帧开始（FS）、帧结束（FE）、行开始（LS）、行结束（LE）等同步信息，固定 4 字节。
- 长包： 用于传输像素数据，包含包头（4 字节）、数据负载（可变长度）和包尾（2 字节 CRC）。
| 字段 | 长度（字节） | 说明 |
|---|---|---|
| 数据标识符（DI） | 1 | 虚拟通道 ID（4 bit）+ 数据类型（4 bit） |
| 字计数（WC） | 2 | 数据负载的字节数（仅长包） |
| ECC | 1 | 包头纠错码（汉明码） |
| 数据负载 | 可变 | 像素数据（RAW/YUV/JPEG 等） |
| CRC | 2 | 数据负载校验（仅长包） |
1.3.2 帧结构与数据类型
CSI-2 协议层将一帧图像组织为：帧开始（FS）→ 行数据（多行长包）→ 帧结束（FE）。每行数据对应一个长包，行与行之间通过行开始/结束短包分隔。
数据类型（DT）字段标识负载的像素格式，常见类型包括：
- RAW8/RAW10/RAW12/RAW16： 原始 Bayer 数据，用于图像信号处理（ISP）前处理。
- YUV420/YUV422： 压缩后的颜色编码数据，适用于视频编码。
- JPEG： 压缩图像数据，适用于拍照场景。
1.4 摄像头模组与 SoC 连接方式
在实际硬件设计中，摄像头模组通过 MIPI CSI-2 接口与 SoC 连接，连接方式涉及物理层布线、电源管理和控制信号交互。典型的连接拓扑包括以下关键信号组：
1.4.1 信号组划分
| 信号组 | 信号名称 | 方向 | 说明 |
|---|---|---|---|
| MIPI 数据 Lane | MIPI_Dn_P/N | 摄像头 → SoC | 差分数据对，传输像素数据 |
| MIPI 时钟 Lane | MIPI_CLK_P/N | 摄像头 → SoC | 差分时钟对（D-PHY 必需） |
| I2C 控制总线 | SCL/SDA | 双向 | 配置摄像头寄存器（曝光、增益等） |
| 复位信号 | RST_N | SoC → 摄像头 | 硬件复位摄像头模组 |
| 电源使能 | PWDN/EN | SoC → 摄像头 | 控制摄像头电源开关 |
| 帧同步 | VSYNC/HSYNC | 摄像头 → SoC | 帧/行同步信号（部分模组使用） |
| 时钟输入 | MCLK | SoC → 摄像头 | 主时钟输入（通常 24 MHz） |
1.4.2 典型连接拓扑
以下为摄像头模组与 SoC 的典型连接示意图，展示了 MIPI 数据通道、控制总线和电源管理信号的完整路径：
1.4.3 连接注意事项
- 阻抗匹配： MIPI 差分对需严格保持 100Ω 差分阻抗，PCB 布线时避免直角拐弯和过孔。
- 等长布线： 同一 Lane 内的 P/N 线长度差不超过 5 mil，不同 Lane 之间长度差不超过 100 mil。
- 电源去耦： 摄像头模组电源引脚需放置 0.1μF + 10μF 去耦电容，靠近模组放置。
- 上电时序： 先供核心电压（AVDD），再供 I/O 电压（IOVDD），最后提供 MCLK 时钟。
1.5 本章小结
本章介绍了 CSI 接口从 CSI-1 到 CSI-2 v4.0 的标准演进，重点分析了 D-PHY 和 C-PHY 两种物理层的信号特性与差异，以及协议层的数据包结构、帧组织和数据类型。最后给出了摄像头模组与 SoC 的典型连接拓扑和硬件设计注意事项。这些基础知识是后续理解中断响应机制和数据流协同设计的必要前提。