2. 摄像头数据流模型：摄像头数据采集流程、DMA传输机制、帧缓冲队列管理

在CSI接口摄像头实时系统中，数据从传感器像素点到达系统内存的路径决定了延迟的基线。本章深入拆解数据流的三个核心环节：采集流程、DMA传输机制与帧缓冲队列管理，为后续中断优化建立模型基础。

2.1 摄像头数据采集流程

CSI摄像头的数据采集并非简单的“一拍即得”，而是经过多级流水线操作。典型的采集流程包含以下阶段：

1. 传感器曝光与行输出：CMOS传感器按行曝光，逐行通过MIPI CSI-2接口输出RAW数据。
2. DPHY协议层打包：MIPI DPHY将像素数据封装为长包（Long Packet），包含数据头（PH）、像素负载和校验尾（PF）。
3. CSI接收控制器解析：SoC端的CSI控制器解析DPHY包，提取像素数据并重组为帧。
4. DMA引擎搬运：CSI控制器触发DMA请求，将帧数据从接收FIFO搬运到系统DDR。
5. 帧完成中断上报：DMA传输完成后，控制器产生中断通知驱动。

2.2 DMA传输机制

DMA（Direct Memory Access）是摄像头数据流的核心搬运引擎。CSI控制器内部集成专用DMA通道，无需CPU逐字节拷贝，大幅降低延迟。

2.2.1 DMA传输模式对比

2.2.2 DMA描述符结构

链式传输的核心是DMA描述符（Descriptor），每个描述符包含以下关键字段：

struct csi_dma_desc {
    u32     next_desc;      // 下一个描述符地址（链表指针）
    u32     src_addr;       // 源地址（CSI FIFO）
    u32     dst_addr;       // 目标地址（DDR缓冲区）
    u32     length;         // 传输字节数
    u32     ctrl;           // 控制位（中断使能、传输方向等）
    u32     status;         // 传输状态（完成/错误）
} __attribute__((packed));

2.3 帧缓冲队列管理

帧缓冲队列是连接DMA传输与应用层的桥梁。合理的队列管理策略直接影响帧率稳定性和延迟抖动。

2.3.1 经典队列模型：生产者-消费者

• 生产者：DMA传输完成中断 → 驱动将缓冲区入队。
• 消费者：应用层或V4L2框架从队列取出缓冲区进行处理。
• 队列深度：通常为 3~8 个缓冲区，平衡延迟与丢帧风险。

2.3.2 队列管理策略对比

2.3.3 双缓冲（Ping-Pong）机制

双缓冲是最常用的帧缓冲管理方式，核心思想是“一个被DMA填充，一个被应用读取”，交替使用：

// 伪代码：双缓冲切换逻辑
void csi_irq_handler(int buf_id) {
    // buf_id: 0 或 1
    // 将当前缓冲区交给应用层
    frame_ready[buf_id] = 1;
    // 切换DMA目标到另一个缓冲区
    dma_set_dst_addr(1 - buf_id);
    // 重新启动DMA
    dma_start();
}

2.4 数据流延迟模型总结

将上述三个环节串联，得到完整的摄像头数据流延迟公式：

T_total = T_sensor + T_csi_parse + T_dma + T_queue + T_app

其中：
  T_sensor   = 曝光时间 + 行输出时间（通常 1~3 ms）
  T_csi_parse = DPHY解包 + 校验（通常 0.1~0.5 ms）
  T_dma      = 帧大小 / DMA带宽（1080p@30fps 约 1~2 ms）
  T_queue    = 队列等待时间（双缓冲下 < 1 μs）
  T_app      = 应用处理时间（可变，需优化）