3. 传统描述符池初始化流程：分配内存、初始化描述符、注册到DMA引擎

在深入优化方案之前，必须彻底理解传统描述符池的初始化流程。该流程通常由网络设备驱动在 ndo_open() 或 probe() 阶段触发，是网络数据通路建立的第一个关键步骤。传统实现遵循“分配→初始化→注册”的三段式串行模型，每一阶段都涉及与内核内存管理子系统及 DMA API 的深度交互。

3.1 流程总览：三段式串行模型

传统描述符池初始化可抽象为三个严格顺序执行的阶段。下表总结了每个阶段的核心职责、关键 API 及典型耗时占比：

下面的 SVG 流程图展示了传统初始化流程的完整数据流与阶段依赖关系：

3.2 阶段一：分配内存——从虚拟到物理的映射开销

内存分配阶段的核心目标是获取一块 DMA 引擎可直接访问的连续物理内存。驱动通常使用 dma_alloc_coherent() 来同时完成物理分配、页表映射和一致性内存属性设置。该 API 的内部路径涉及：

• 伙伴系统分配：从 __get_free_pages() 或 alloc_pages() 获取连续物理页框。
• 页表映射：建立虚拟地址到物理地址的映射，并设置页表属性为 PTE_WRITE_COMBINE 或 PTE_UNCACHED。
• TLB 刷新：在 SMP 系统中，新映射需要跨 CPU 核广播 TLB 刷新 IPI。

以下代码展示了一个典型的描述符内存分配实现：

/* 传统描述符池内存分配示例 */
#define TX_DESC_NUM  2048
#define RX_DESC_NUM  2048
#define DESC_SIZE    32  /* 每个描述符 32 字节 */

struct netdev_priv {
    struct dma_desc *tx_desc_virt;
    dma_addr_t       tx_desc_dma;
    struct dma_desc *rx_desc_virt;
    dma_addr_t       rx_desc_dma;
};

static int alloc_descriptor_pool(struct netdev_priv *priv)
{
    size_t tx_pool_size = TX_DESC_NUM * DESC_SIZE;
    size_t rx_pool_size = RX_DESC_NUM * DESC_SIZE;

    /* 分配 TX 描述符池：一致性 DMA 内存 */
    priv->tx_desc_virt = dma_alloc_coherent(
        &priv->pdev->dev,
        tx_pool_size,
        &priv->tx_desc_dma,
        GFP_KERNEL | __GFP_ZERO);
    if (!priv->tx_desc_virt)
        return -ENOMEM;

    /* 分配 RX 描述符池 */
    priv->rx_desc_virt = dma_alloc_coherent(
        &priv->pdev->dev,
        rx_pool_size,
        &priv->rx_desc_dma,
        GFP_KERNEL | __GFP_ZERO);
    if (!priv->rx_desc_virt) {
        dma_free_coherent(&priv->pdev->dev, tx_pool_size,
                          priv->tx_desc_virt, priv->tx_desc_dma);
        return -ENOMEM;
    }

    return 0;
}

3.3 阶段二：初始化描述符——CPU 密集的循环写入

内存分配完成后，驱动需要遍历整个描述符数组，为每个描述符填充硬件所需的字段。典型的描述符结构包含：

初始化阶段的 CPU 开销主要来自：

• 循环次数：描述符数量 N 直接决定循环迭代次数（通常为 1024~8192）。
• 内存写入延迟：每个描述符的写入需要经过内存总线，在 NUMA 系统中可能跨节点访问。
• Cache 一致性维护：写入后调用 dma_sync_single_for_device() 刷新 Cache，确保硬件可见。

/* 传统描述符初始化循环 */
static void init_tx_descriptors(struct netdev_priv *priv)
{
    int i;
    struct dma_desc *desc;

    for (i = 0; i < TX_DESC_NUM; i++) {
        desc = &priv->tx_desc_virt[i];

        /* 清空描述符 */
        memset(desc, 0, sizeof(*desc));

        /* 设置数据缓冲区 DMA 地址（预分配 skb 缓冲区） */
        desc->buf_addr = priv->tx_buf_dma[i];

        /* 设置描述符所有权给硬件 */
        desc->flags |= DESC_OWN_BIT;

        /* 链式结构：指向下一个描述符 */
        if (i < TX_DESC_NUM - 1)
            desc->next_desc = priv->tx_desc_dma + (i + 1) * sizeof(*desc);
        else
            desc->next_desc = priv->tx_desc_dma; /* 环形回绕 */

        /* 确保写入对 DMA 引擎可见 */
        dma_sync_single_for_device(&priv->pdev->dev,
                                   priv->tx_desc_dma + i * sizeof(*desc),
                                   sizeof(*desc),
                                   DMA_TO_DEVICE);
    }
}

3.4 阶段三：注册到DMA引擎——硬件可见性建立

最后一个阶段将描述符池的基地址和配置信息写入 DMA 引擎的控制寄存器，使硬件能够开始从内存中获取描述符。该阶段通常包含以下步骤：

1. 写描述符基地址寄存器：将 dma_addr_t 写入硬件寄存器（如 DMA_TX_DESC_BASE）。
2. 写描述符长度/数量寄存器：告知硬件描述符池的大小和每个描述符的步长。
3. 写控制寄存器：设置 DMA 引擎的启动位、中断使能、传输方向等。
4. 内存屏障：使用 wmb() 或 dma_wmb() 确保所有写入在硬件读取之前可见。

/* 注册描述符池到 DMA 引擎 */
static void register_dma_engine(struct netdev_priv *priv)
{
    void __iomem *ioaddr = priv->ioaddr;

    /* 1. 写 TX 描述符基地址 */
    iowrite32(lower_32_bits(priv->tx_desc_dma),
              ioaddr + DMA_TX_DESC_BASE_LOW);
    iowrite32(upper_32_bits(priv->tx_desc_dma),
              ioaddr + DMA_TX_DESC_BASE_HIGH);

    /* 2. 写 TX 描述符数量 */
    iowrite32(TX_DESC_NUM, ioaddr + DMA_TX_DESC_CNT);

    /* 3. 写 RX 描述符基地址 */
    iowrite32(lower_32_bits(priv->rx_desc_dma),
              ioaddr + DMA_RX_DESC_BASE_LOW);
    iowrite32(upper_32_bits(priv->rx_desc_dma),
              ioaddr + DMA_RX_DESC_BASE_HIGH);

    /* 4. 写 RX 描述符数量 */
    iowrite32(RX_DESC_NUM, ioaddr + DMA_RX_DESC_CNT);

    /* 5. 内存屏障：确保所有寄存器写入在启动 DMA 前完成 */
    wmb();

    /* 6. 启动 DMA 引擎 */
    iowrite32(DMA_START_BIT, ioaddr + DMA_CONTROL);
}

3.5 传统流程的性能瓶颈总结

下表从三个维度总结了传统初始化流程的性能瓶颈，为后续优化章节提供分析基础：