2. DMA内存池架构设计：内存池分层架构、DMA描述符管理、内存块分配策略

DMA（直接存储器访问）内存池是嵌入式系统中连接外设与内存的关键基础设施。其架构设计直接决定了数据传输的吞吐量、实时性以及系统稳定性。本章从分层架构、描述符管理和分配策略三个维度，系统阐述DMA内存池的设计原理与工程实践。

2.1 内存池分层架构

现代DMA内存池通常采用三层架构，以隔离硬件细节、优化访问路径并提升可移植性。分层设计使得每一层只关注单一职责，便于调试与故障隔离。

2.2 DMA描述符管理

DMA描述符（Descriptor）是控制数据传输的核心元数据。每个描述符记录了源地址、目的地址、传输长度、控制标志以及下一个描述符的链接指针。描述符管理的好坏直接影响DMA传输的连续性和效率。

2.2.1 描述符结构设计

典型的DMA描述符包含以下字段，在内存中连续存放以支持硬件链表遍历：

typedef struct {
    uint32_t    src_addr;       // 源地址（物理地址）
    uint32_t    dst_addr;       // 目的地址（物理地址）
    uint32_t    length;         // 传输字节数
    uint32_t    ctrl;           // 控制标志（中断使能、传输类型等）
    uint32_t    next_desc;      // 下一个描述符的物理地址（链表指针）
    uint32_t    status;         // 完成状态（由硬件写入）
    uint32_t    user_data;      // 软件私有数据（回调ID等）
    uint32_t    reserved;       // 保留对齐
} dma_desc_t __attribute__((aligned(32)));

2.2.2 描述符链表管理策略

描述符链表通常采用环形缓冲区或单向链表两种组织形式：

• 环形缓冲区： 描述符在内存中预分配为固定大小的环形数组，最后一个描述符的 next_desc 指向第一个。适用于周期性、流式数据传输（如音频、视频）。
• 单向链表： 描述符动态分配，通过 next_desc 串联。适用于非周期性、长度可变的传输（如网络包收发）。

2.3 内存块分配策略

DMA内存池的分配策略需要平衡分配速度、内存利用率和碎片化程度。以下三种策略在嵌入式场景中最为常用：

2.3.1 固定块分配策略实现

固定块分配是DMA内存池中最简单且最可靠的策略。其核心数据结构为空闲块链表：

typedef struct {
    void*       pool_base;          // 内存池基地址
    uint32_t    block_size;         // 每个块的大小（字节）
    uint32_t    total_blocks;       // 总块数
    uint32_t    free_blocks;        // 当前空闲块数
    void*       free_list_head;     // 空闲块链表头指针
    uint32_t    allocated_mask[(MAX_BLOCKS + 31) / 32]; // 分配位图
} fixed_pool_t;

// 分配一个固定块
void* fixed_pool_alloc(fixed_pool_t* pool) {
    if (pool->free_blocks == 0) return NULL;
    void* block = pool->free_list_head;
    pool->free_list_head = *(void**)block;  // 链表头指向下一个空闲块
    pool->free_blocks--;
    return block;
}

// 释放一个固定块
void fixed_pool_free(fixed_pool_t* pool, void* block) {
    *(void**)block = pool->free_list_head;
    pool->free_list_head = block;
    pool->free_blocks++;
}

2.3.2 分配策略选择决策树

在实际工程中，选择分配策略可参考以下决策流程：

1. 请求大小是否固定？ 是 → 固定块分配；否 → 进入下一步。
2. 分配/释放频率是否极高？ 是 → SLAB分配器；否 → 进入下一步。
3. 内存碎片是否敏感？ 是 → 伙伴系统（可合并）；否 → 简单首次适应算法。
4. 是否需要实时性保证？ 是 → 固定块分配（O(1)）或预分配描述符池。

2.4 架构设计中的故障隔离机制

在DMA内存池架构中，故障隔离是保障系统可靠性的关键。以下三种机制应在设计阶段纳入：

• 边界标记（Boundary Tag）： 在每个内存块的首尾写入固定魔数（如 0xDEADBEEF），在释放时校验魔数是否被改写，用于检测缓冲区溢出。
• 描述符状态机校验： 描述符在软件提交前、硬件处理中、硬件完成后的状态转换必须严格定义，非法状态跳转应触发断言或错误回调。
• 内存池水位线监控： 记录空闲块数量的高水位和低水位，当空闲块低于阈值时输出告警日志，辅助定位内存泄漏或分配风暴。