2. 虚拟内存与页表基础：虚拟地址空间、物理内存、MMU与TLB工作原理

在深入页表性能剖析之前，必须牢固掌握虚拟内存系统的核心组件及其协作方式。本章将拆解虚拟地址空间、物理内存、内存管理单元（MMU）与转译后备缓冲器（TLB）的工作原理，为后续使用 Perf 定位页表热点奠定理论基础。

2.1 虚拟地址空间与物理内存

现代操作系统为每个进程提供独立的虚拟地址空间，使进程误以为自己独占整个内存。这种抽象通过页表将虚拟地址映射到物理内存中的实际位置。

2.1.1 虚拟地址空间布局

以 64 位 Linux 为例，虚拟地址空间通常分为用户空间与内核空间。用户空间从 0x0000000000000000 开始，内核空间从 0xFFFF800000000000 开始。两者之间的巨大空洞用于捕获非法访问。

2.1.2 物理内存与页框

物理内存被划分为固定大小的页框（Page Frame），典型大小为 4 KB。虚拟页（Page）通过页表映射到物理页框。映射粒度决定了页表层级深度与 TLB 覆盖范围。

• 基础页（4 KB）：粒度细，内存利用率高，但页表层级多（4 级），TLB 覆盖范围小。
• 大页（2 MB / 1 GB）：减少页表层级（2 级或 1 级），TLB 覆盖范围显著增大，适合大内存工作负载。

2.2 MMU 与地址转译

内存管理单元（MMU）是 CPU 内部的硬件模块，负责将虚拟地址转换为物理地址。转换过程涉及页表遍历，这是页表性能分析的核心关注点。

2.2.1 地址转译流程

MMU 将虚拟地址分解为多个索引字段，逐级查找页表。以 4 级页表（4 KB 页）为例：

1. PGD（Page Global Directory）：虚拟地址高位索引，指向下一级页表。
2. P4D（Page 4th Directory）：第二级索引（某些架构可选）。
3. PUD（Page Upper Directory）：第三级索引。
4. PMD（Page Middle Directory）：第四级索引。
5. PTE（Page Table Entry）：最后一级，包含物理页框号及权限位。

2.2.2 页表层级与地址分解

下表展示 4 KB 页在 4 级页表下的地址位分配（48 位虚拟地址）：

每个页表层级占用一个 4 KB 页框，包含 512 个 8 字节条目。这种多级结构在节省内存的同时，增加了地址转译的延迟。

2.3 TLB：转译后备缓冲器

TLB 是 MMU 内部的高速缓存，用于缓存最近使用的虚拟地址到物理地址的映射。TLB 命中可避免页表遍历，是性能的关键。

2.3.1 TLB 结构与分类

• 指令 TLB（iTLB）：缓存指令页的映射。
• 数据 TLB（dTLB）：缓存数据页的映射。
• 统一 TLB：同时缓存指令和数据（较少见）。
• L1 TLB / L2 TLB：多级 TLB 结构，L1 速度最快但容量小，L2 容量大但延迟稍高。

2.3.2 TLB 命中与缺失

2.4 虚拟内存与页表工作流 SVG 架构图

下图展示 CPU 访问虚拟地址时，MMU 与 TLB 的完整工作流程：

2.5 页表性能关键点总结

• TLB 缺失是性能杀手：每次缺失触发页表遍历，消耗数十到数百个 CPU 周期。Perf 的 dTLB-load-misses 事件可直接量化此开销。
• 页表层级深度影响延迟：4 级页表需要 4 次内存访问，大页可减少层级，降低遍历次数。
• 上下文切换导致 TLB 冲刷：进程切换后，TLB 中旧进程的映射失效，新进程的首次访问将经历缺失。Perf 的 context-switches 事件可辅助分析。
• 内存访问局部性：良好的空间局部性可提高 TLB 命中率，因为连续虚拟页可能映射到连续的物理页，减少 TLB 条目占用。