3、IOMMU（SMMU）原理：SMMU硬件架构、页表与转换、TLB与缓存一致性

在SA8155平台中，SMMU（System Memory Management Unit，系统内存管理单元）是GPU与系统内存之间的关键桥梁。它负责将GPU等外设发起的设备虚拟地址（Device Virtual Address, DVA）转换为物理地址（Physical Address, PA），并提供内存保护与隔离机制。本章深入剖析SMMU的硬件架构、页表转换机制、TLB工作原理以及缓存一致性问题。

3.1 SMMU硬件架构

SMMU本质上是一种专为外设设计的IOMMU（Input-Output Memory Management Unit）。在SA8155中，SMMU集成在系统总线上，位于GPU、显示控制器等主设备与内存控制器之间。其核心架构包含以下组件：

3.2 页表（Page Table）与转换（Translation）

SMMU使用多级页表结构将设备虚拟地址（DVA）转换为物理地址（PA）。SA8155的SMMU支持多达4级页表，与ARMv8 CPU的页表格式兼容，便于统一管理。

3.2.1 页表层级结构

3.2.2 地址转换流程

当GPU发起内存访问时，SMMU执行以下转换步骤：

1. 输入：GPU发出设备虚拟地址（DVA）和Stream ID。
2. TLB查找：SMMU首先在TLB中查找DVA对应的物理地址。
3. TLB命中：直接返回物理地址，访问内存。
4. TLB未命中：TCU启动页表遍历（Page Table Walk），从L0到L3逐级查找。
5. 权限检查：验证访问权限（读/写/执行）和内存属性（可缓存、可共享等）。
6. 返回结果：将转换结果写入TLB，并返回物理地址。

3.3 TLB（Translation Lookaside Buffer）与缓存一致性

TLB是SMMU中关键的硬件缓存，用于加速地址转换。然而，在多核异构系统中，TLB与CPU缓存、GPU缓存之间的数据一致性是必须解决的核心问题。

3.3.1 TLB结构与管理

3.3.2 TLB无效化（TLB Invalidation）

当页表被修改（如释放显存、更改映射）时，必须使对应的TLB条目失效，否则SMMU可能使用过时的转换结果，导致数据错误或安全漏洞。

TLB无效化操作分为两种粒度：

• 全局无效化：清除所有TLB条目，开销大，但简单可靠。
• 按地址空间无效化：仅清除特定Context Bank或特定地址范围的TLB条目，效率更高。

3.3.3 缓存一致性问题

在SA8155中，GPU、CPU、DSP等多个主设备共享系统内存。SMMU的页表属性中包含了内存类型和共享属性，用于控制缓存一致性：

3.4 实战要点：SMMU配置与调试

在SA8155 GPU驱动开发中，SMMU配置涉及以下关键步骤：

调试SMMU问题时，常用的手段包括：

• 读取SMMU故障寄存器：如SMMU_FSR（Fault Status Register），获取转换错误类型和地址。
• 检查页表内容：通过dump页表内存，验证映射是否正确。
• 使用PMU统计：监控TLB命中率，判断是否需要调整页表粒度。
• TLB无效化验证：在关键操作前后执行TLB无效化，观察是否解决数据不一致问题。

// 示例：SMMU故障寄存器读取（伪代码）
uint32_t fsr = readl(smmu_base + SMMU_FSR);
if (fsr & FSR_TF) {
    uint32_t far = readl(smmu_base + SMMU_FAR);  // 故障地址
    uint32_t sid = readl(smmu_base + SMMU_FSYNR0); // Stream ID
    printf("SMMU Fault: addr=0x%x, sid=0x%x\n", far, sid);
    writel(fsr, smmu_base + SMMU_FSR);  // 清除故障
}