1. SA8155平台概述
1.1 SA8155芯片架构总览
SA8155是高通第三代骁龙汽车数字座舱平台的核心SoC，采用7nm制程工艺，专为车载信息娱乐系统、数字仪表盘和高级驾驶辅助系统（ADAS）设计。其异构计算架构集成了高性能CPU、GPU、DSP、NPU以及多路显示输出能力，是当前车载嵌入式显示领域最具代表性的硬件平台之一。
架构要点： SA8155的显示子系统完全独立于主CPU集群，通过专用硬件路径完成从帧缓冲区到物理显示面板的整个渲染与输出管线，极大降低主CPU负载。
开发提示： 理解SA8155的显示子系统架构是编写DRM/KMS驱动的第一步，DPU（Display Processing Unit）是其中枢模块。
1.2 显示子系统组成
SA8155的显示子系统由以下核心硬件模块构成，它们通过内部总线互联，形成完整的显示处理流水线：
| 模块名称 | 缩写 | 功能描述 |
|---|---|---|
| 显示处理单元 | DPU | 核心显示处理引擎，负责图层合成、色彩管理、缩放、旋转、HDR处理等 |
| 显示控制器 | DSC | 管理显示时序生成、同步信号、像素时钟输出 |
| 显示接口 | DP / DSI / eDP | 物理层传输协议，连接外部显示面板或桥接芯片 |
| 帧缓冲区 | Framebuffer | 系统内存中分配的显存区域，存储待显示的像素数据 |
| 中断控制器 | DPU INTC | 管理DPU内部各子模块的中断信号，上报给Linux内核 |
| 时钟与复位 | CCR | 提供DPU工作所需的像素时钟、总线时钟及复位控制 |
关键依赖： 显示子系统的正常工作依赖于时钟树、电源域、中断路由和内存带宽的协同配置，任何一环缺失都会导致显示异常或驱动加载失败。
1.3 DPU核心功能详解
DPU（Display Processing Unit）是SA8155显示子系统的核心处理单元，承担从帧缓冲区到显示接口之间的所有图像处理任务。其核心功能可归纳为以下六大类：
- 图层合成（Layer Blending）： 支持多达8个硬件图层（Layer），每个图层可独立配置位置、大小、透明度、颜色格式，通过硬件混合器（Mixer）合成最终输出画面。
- 色彩管理（Color Management）： 内置可编程色彩查找表（LUT）、伽马校正（Gamma）、色域映射（Gamut Mapping），支持BT.709、BT.2020、DCI-P3等色彩空间。
- 缩放与旋转（Scaling & Rotation）： 硬件缩放引擎支持任意比例缩放，旋转引擎支持0°/90°/180°/270°旋转及镜像翻转。
- HDR处理（High Dynamic Range）： 支持HDR10、HLG、Dolby Vision等HDR标准，包含色调映射（Tone Mapping）和亮度调整。
- 显示时序生成（Timing Generation）： 通过显示控制器（DSC）生成精确的垂直同步（VSYNC）、水平同步（HSYNC）、数据使能（DE）和像素时钟（PCLK）。
- 中断管理（Interrupt Management）： 提供多种显示事件中断，包括VSYNC、帧完成（Frame Done）、行计数器（Line Count）、错误状态（Underflow/Overflow）等。
驱动开发重点： 图层合成和中断管理是DRM/KMS驱动中最常打交道的两个模块。图层合成对应DRM的plane/CRTC抽象，中断管理则用于实现垂直同步等待、帧完成回调等关键机制。
1.4 DPU内部架构框图
下图展示了SA8155 DPU的内部模块划分与数据流路径，从帧缓冲区输入到显示接口输出的完整处理流水线：
1.5 DPU中断事件类型
DPU中断控制器支持多种显示事件中断，驱动开发中常用的中断类型如下：
| 中断事件 | 触发条件 | 驱动用途 |
|---|---|---|
| VSYNC | 垂直消隐期开始 | 帧同步等待、页面翻转（Page Flip）触发 |
| Frame Done | 一帧画面完全扫描完成 | 帧完成回调、性能统计 |
| Line Count | 扫描到指定行号 | 局部刷新、撕裂避免（Tear-Free） |
| Underflow | FIFO读取空，像素数据不足 | 错误检测与恢复、带宽调整 |
| Overflow | FIFO写入满，数据溢出 | 错误检测与恢复 |
| CRC Done | CRC校验计算完成 | 显示内容校验、自动化测试 |
中断优先级： VSYNC中断通常配置为最高优先级，因为它直接影响显示帧率的稳定性和用户视觉体验。Underflow/Overflow中断虽然不频繁，但一旦触发需要立即处理，否则会导致画面撕裂或黑屏。
1.6 显示时序关键参数
显示时序是DPU驱动配置的核心内容，决定了显示面板的刷新率、分辨率和同步信号行为。以下为典型1080p@60Hz显示时序参数示例：
| 参数 | 符号 | 典型值（1920x1080@60Hz） | 说明 |
|---|---|---|---|
| 水平有效像素 | HActive | 1920 | 一行中有效像素数 |
| 水平前肩 | HFP | 88 | HSYNC结束到有效数据开始 |
| 水平同步宽度 | HSW | 44 | HSYNC脉冲宽度 |
| 水平后肩 | HBP | 148 | 有效数据结束到HSYNC开始 |
| 垂直有效行 | VActive | 1080 | 一帧中有效行数 |
| 垂直前肩 | VFP | 4 | VSYNC结束到有效数据开始 |
| 垂直同步宽度 | VSW | 5 | VSYNC脉冲宽度 |
| 垂直后肩 | VBP | 36 | 有效数据结束到VSYNC开始 |
| 像素时钟 | PCLK | 148.5 MHz | 像素数据传输速率 |
驱动配置要点： 在DRM/KMS驱动中，上述时序参数通过
drm_display_mode 结构体传递给CRTC的 mode_set 回调函数。DPU的DSC模块会根据这些参数配置硬件寄存器，生成精确的同步信号。
1.7 显示时序生成流程图
下图展示了从DRM模式设置到DPU硬件输出显示时序的完整流程：