4. DPU 硬件架构：核心模块、数据流路径与 MDSS 关系
在 SA8155 显示驱动开发中，理解 DPU（Display Processing Unit）的硬件架构是配置 CRTC 和 DPU 时钟的前提。DPU 并非一个孤立的模块，而是集成在 MDSS（Mobile Display Subsystem）内部，负责从内存读取帧数据到最终输出给显示接口的完整图像处理管线。本章将深入拆解 DPU 的内部模块、数据流路径以及它与 MDSS 的层级关系。
4.1 MDSS 与 DPU 的层级关系
MDSS 是 Qualcomm 平台中负责显示子系统的硬件总称，它包含多个硬件块，而 DPU 是 MDSS 中最核心的处理引擎。下图展示了 MDSS 的顶层架构：
从上图可以看出，MDSS 包含以下关键组件：
- DPU (Display Processing Unit)：核心图像处理管线，负责图层混合、色彩校正、时序生成等。
- DSI (Display Serial Interface)：用于连接 MIPI 屏的串行接口。
- DP (DisplayPort)：用于连接外部显示器或 DP 屏的接口。
- MDP (Mobile Display Processor)：早期架构中的显示处理器，在 SA8155 中其功能已整合进 DPU。
开发提示：在 Linux DRM 驱动中，MDSS 对应一个顶层平台设备，DPU 则对应 DRM 驱动中的 struct drm_device 和 struct msm_drm_private。时钟配置通常从 MDSS 的时钟控制器（MDSS_CC）开始，再细化到 DPU 内部的时钟域。
4.2 DPU 内部模块详解
DPU 内部由多个专用硬件模块组成，每个模块负责图像处理管线中的一个特定阶段。下表列出了 SA8155 DPU 的核心模块及其功能：
| 模块名称 | 缩写 | 功能描述 | 时钟域 |
|---|---|---|---|
| Layer Mixer | LM | 图层混合器，将多个图层（如 UI、视频、光标）按 Z-order 混合成单帧 | core_clk |
| Color Processing Block | CPP | 色彩处理单元，执行 Gamma 校正、色彩空间转换、色调映射 | core_clk |
| Display Interface | DSPP | 显示后处理，包括亮度调节、对比度、饱和度调整 | core_clk |
| Timing Generator | PINGPONG | 时序生成器，产生垂直/水平消隐信号、帧同步信号 | vsync_clk / core_clk |
| Interface Controller | INTF | 接口控制器，将处理后的数据打包成 DSI/DP 协议格式 | interface_clk |
| Writeback | WB | 写回模块，将显示输出写回内存，用于截屏或虚拟显示 | core_clk |
下图展示了 DPU 内部模块的流水线结构：
4.3 DPU 数据流路径
DPU 的数据流路径决定了帧数据从内存到显示接口的完整流动过程。理解这条路径对于配置 CRTC 和时钟至关重要。数据流路径分为以下主要阶段：
- 源数据读取：DPU 通过 MDP 端口从系统内存（DDR）读取帧缓冲区数据。每个图层（plane）对应一个独立的读取通道。
- 图层混合：Layer Mixer 模块接收多个图层的像素数据，按照 Z-order 顺序进行 alpha 混合，生成最终的合成帧。
- 色彩处理：CPP 模块对合成帧进行色彩空间转换、Gamma 校正、色调映射等处理，确保色彩准确性。
- 显示后处理：DSPP 模块执行亮度、对比度、饱和度等全局调整，以及局部色调映射（如 HDR 处理）。
- 时序生成：PINGPONG 模块根据 CRTC 配置的显示模式（分辨率、刷新率）生成垂直/水平同步信号，并控制帧的逐行输出。
- 接口打包：INTF 模块将像素数据按照 DSI 或 DP 协议打包，添加控制头、ECC 校验等，最终通过物理层发送到显示面板。
关键路径分析：在驱动开发中，数据流路径的每个阶段都可能成为性能瓶颈。例如，Layer Mixer 的图层数超过硬件限制时，驱动必须回退到 GPU 合成；PINGPONG 的时序参数配置错误会导致屏幕撕裂或黑屏。时钟配置必须保证每个模块的工作频率不低于其处理数据所需的吞吐量。
下表总结了数据流路径中每个阶段的输入/输出和关键参数：
| 阶段 | 输入 | 输出 | 关键参数 |
|---|---|---|---|
| 源数据读取 | 内存地址、图层格式 | 像素流（每个图层） | 带宽、图层数、格式（RGB/YUV） |
| 图层混合 | 多个像素流 | 单像素流（合成帧） | Z-order、alpha 值、混合模式 |
| 色彩处理 | 合成帧像素 | 色彩校正后像素 | Gamma LUT、CSC 矩阵、色调映射曲线 |
| 显示后处理 | 校正后像素 | 最终像素 | 亮度、对比度、饱和度、HDR 元数据 |
| 时序生成 | 最终像素 + 时序参数 | 像素流 + 同步信号 | H_total、V_total、HFP、HBP、VFP、VBP |
| 接口打包 | 像素流 + 同步信号 | DSI/DP 数据包 | 接口类型、通道数、数据速率 |
4.4 DPU 与 CRTC 的映射关系
在 Linux DRM 框架中，CRTC 是软件层面的抽象，它对应 DPU 硬件中的一条完整显示流水线。一条 CRTC 包含以下 DPU 硬件资源的组合：
- 一个 Layer Mixer (LM)：负责该 CRTC 的图层混合。
- 一个 PINGPONG 模块：负责该 CRTC 的时序生成。
- 一个 INTF 模块：负责该 CRTC 的数据输出接口。
- 共享的 CPP 和 DSPP：通常由多个 CRTC 共享，但驱动需确保资源互斥。
资源冲突警告：SA8155 平台通常支持 2~3 个 CRTC（例如：主屏、副屏、DP 输出）。每个 CRTC 必须使用不同的 LM 和 PINGPONG 实例。如果驱动尝试将同一个 LM 分配给两个 CRTC，硬件会报错，导致显示异常。在时钟配置时，每个 CRTC 对应的时钟域必须独立使能。
下图展示了 CRTC 与 DPU 硬件模块的映射关系：
4.5 时钟域与模块的对应关系
DPU 内部模块工作在不同的时钟域中，驱动必须正确配置这些时钟才能保证数据流畅通。下表列出了主要时钟域及其对应的模块：
| 时钟名称 | 时钟域 | 控制模块 | 典型频率范围 |
|---|---|---|---|
| core_clk | DPU 核心 | LM、CPP、DSPP、WB | 200 MHz ~ 600 MHz |
| vsync_clk | 时序同步 | PINGPONG | 与刷新率相关（如 60 Hz 对应 ~100 MHz） |
| interface_clk | 接口传输 | INTF | DSI: 200 MHz ~ 1.5 GHz; DP: 270 MHz ~ 8.1 GHz |
| mdss_ahb_clk | AXI 总线 | MDSS 与系统总线接口 | 100 MHz ~ 200 MHz |
| mdss_axi_clk | AXI 数据 | 内存读取/写入 | 200 MHz ~ 800 MHz |
时钟配置策略：在驱动初始化时，应按照数据流路径的顺序使能时钟：先使能 mdss_ahb_clk 和 mdss_axi_clk 确保总线通信，然后使能 core_clk 启动 DPU 核心，再根据 CRTC 配置使能 vsync_clk 和 interface_clk。关闭时钟时顺序相反。
4.6 本章小结
DPU 硬件架构是 SA8155 显示驱动开发的基础。通过本章学习，你应该掌握：
- MDSS 是显示子系统的顶层容器，DPU 是其核心处理单元。
- DPU 内部包含 Layer Mixer、CPP、DSPP、PINGPONG、INTF、WB 等模块，每个模块负责图像处理管线中的一个特定阶段。
- 数据流路径从内存读取开始，经过图层混合、色彩处理、后处理、时序生成，最后通过接口输出。
- CRTC 是软件抽象，映射到 DPU 中的 LM、PINGPONG、INTF 硬件资源组合。
- 时钟配置必须按模块和 CRTC 独立管理，遵循数据流路径的顺序。