2. I2C协议基础：I2C总线物理层特性
在触摸屏调试中，I2C总线负责主控与触控IC之间的数据交换。理解其物理层特性是分析信号质量、排查通信故障的前提。本节聚焦SDA/SCL信号线、上拉电阻与电平标准三个核心要素。
2.1 总线信号线：SDA与SCL
I2C总线仅需两根双向信号线：
- SDA（Serial Data Line）：串行数据线，用于传输地址、数据及应答信号。
- SCL（Serial Clock Line）：串行时钟线，由主设备产生，同步数据传输。
两根线均为开漏（Open-Drain）结构，即器件只能将线拉低，不能主动拉高。高电平由外部上拉电阻提供。这种设计允许多个设备共享总线，通过仲裁机制避免冲突。
调试要点：示波器测量触摸屏I2C信号时，应同时捕获SDA和SCL，观察数据是否在SCL低电平时变化、高电平时采样。若SDA或SCL长时间为低电平（总线被拉死），通常为从设备未释放总线或地址应答异常。
2.2 上拉电阻：阻值选择与信号完整性
上拉电阻是I2C总线正常工作的关键元件。阻值过大会导致上升沿变缓，阻值过小则增加功耗并可能超出器件灌电流能力。
| 参数 | 标准模式 (100kHz) | 快速模式 (400kHz) | 高速模式 (3.4MHz) |
|---|---|---|---|
| 最大上拉电阻 | 约10kΩ | 约4.7kΩ | 约1.5kΩ |
| 最小上拉电阻 | 约1.5kΩ | 约1kΩ | 约500Ω |
| 总线电容上限 | 400pF | 400pF | 100pF |
| 上升时间要求 | ≤1000ns | ≤300ns | ≤40ns |
经验公式：上拉电阻Rₚ ≈ 0.847 × tᵣ / C_bus，其中tᵣ为目标上升时间，C_bus为总线总电容（含PCB走线、器件引脚电容）。触摸屏应用中，常用4.7kΩ（400kHz）或2.2kΩ（1MHz）。
2.3 电平标准：兼容性与电压域
I2C总线电平标准随VDD变化。触摸屏常见电压域包括3.3V和1.8V。主控与触控IC可能工作在不同电压域，需注意电平兼容。
| 参数 | 3.3V系统 | 1.8V系统 | 说明 |
|---|---|---|---|
| VIL（输入低电平） | ≤0.99V (0.3×VDD) | ≤0.54V (0.3×VDD) | 低于此值视为逻辑0 |
| VIH（输入高电平） | ≥2.31V (0.7×VDD) | ≥1.26V (0.7×VDD) | 高于此值视为逻辑1 |
| VOL（输出低电平） | ≤0.4V (3mA灌电流) | ≤0.4V (3mA灌电流) | 器件拉低时的最大电压 |
| VDD范围 | 2.7V ~ 5.5V | 1.65V ~ 2.7V | 标准I2C规范允许 |
电平不兼容风险：若主控为3.3V而触控IC为1.8V，直接连接可能导致1.8V侧IO口过压损坏。此时需使用电平转换器（如PCA9306）或采用带电平转换功能的I2C缓冲器。调试时若发现SDA/SCL波形幅值异常，应优先检查电压域是否匹配。
2.4 物理层调试常见问题
- 总线被拉死：SDA或SCL持续为低。原因包括从设备未释放总线、时钟拉伸超时、地址无应答。对策：检查从设备供电、复位时序，或使用总线分析仪强制发送停止条件。
- 上升沿过缓：波形呈圆弧状，导致逻辑阈值穿越时间过长。原因：上拉电阻过大或总线电容过大。对策：减小上拉电阻（如从10kΩ改为4.7kΩ），或优化PCB走线降低寄生电容。
- 幅值不足：高电平无法达到VIH阈值。原因：上拉电阻接错电压域、VDD电源不稳、或电平转换电路失效。对策：用万用表测量上拉电阻端电压，确认与VDD一致。
- 信号过冲/振铃：波形出现尖峰或振荡。原因：上拉电阻过小、走线过长或阻抗不匹配。对策：适当增大上拉电阻，或在靠近主控端串联22Ω~33Ω阻尼电阻。
调试流程建议：遇到触摸屏I2C通信异常时，先用示波器测量SCL频率是否准确，再观察SDA数据是否在SCL高电平时稳定。若波形正常但通信失败，检查设备地址（7位或10位）和读写位是否正确。物理层问题通常表现为波形畸变，逻辑层问题则波形正常但无应答。