RISC-V 分页硬件基础：Sv39 分页方案
在 xv6 内核中，内存管理单元（MMU）基于 RISC-V 的 Sv39 分页方案。Sv39 表示使用 39 位虚拟地址进行分页，支持最大 512 GiB 的虚拟地址空间。理解这一硬件基础是后续页表性能调优与内存优化的前提。
核心概念： Sv39 方案将 39 位虚拟地址划分为三级页表索引（L2、L1、L0）和一个 12 位的页内偏移量。物理地址则通过三级页表查找转换为 56 位（或更少，取决于具体实现）。
虚拟地址与物理地址转换
虚拟地址到物理地址的转换由硬件 MMU 自动完成。CPU 发出虚拟地址后，MMU 遍历三级页表，最终得到物理地址。转换过程的核心是页表项（PTE），每个 PTE 包含物理页号（PPN）和标志位（如有效位、读/写/执行权限）。
| 地址类型 | 位数 | 说明 |
|---|---|---|
| 虚拟地址（VA） | 39 位 | 高 27 位用于三级页表索引，低 12 位为页内偏移 |
| 物理地址（PA） | 56 位 | 由页表项中的 44 位物理页号拼接 12 位偏移得到 |
| 页表项（PTE） | 64 位 | 包含 44 位 PPN、10 位保留位、10 位标志位 |
性能要点： 每次地址转换需要三次内存访问（L2、L1、L0 页表）。TLB（Translation Lookaside Buffer）缓存最近使用的转换结果，是减少转换开销的关键硬件结构。
三级页表结构（L2 / L1 / L0）
Sv39 使用三级页表层次结构，每级页表包含 512 个页表项（PTE），每个 PTE 大小为 8 字节。因此每级页表占用 4 KiB（一页）。这种设计在节省内存的同时支持稀疏地址空间。
- L2 页表（根页表）： 由 satp 寄存器指向。高 9 位虚拟地址索引，覆盖 512 GiB 范围。
- L1 页表： 由 L2 PTE 指向。中间 9 位虚拟地址索引，覆盖 1 GiB 范围。
- L0 页表（叶页表）： 由 L1 PTE 指向。低 9 位虚拟地址索引，覆盖 2 MiB 范围。
- 页内偏移： 低 12 位直接作为物理地址偏移，覆盖 4 KiB 页面。
性能陷阱： 三级页表遍历在 TLB 未命中时会产生三次内存访问。对于频繁访问的页面，TLB 缺失会显著增加延迟。优化策略包括使用大页面（如 2 MiB 或 1 GiB 映射）减少页表层级。
页表遍历与 TLB 性能
每次内存访问都涉及页表遍历。硬件 MMU 自动执行以下步骤：
- 从 satp 寄存器获取 L2 页表基地址。
- 使用虚拟地址的 L2 索引（位 38-30）查找 L2 PTE。
- 从 L2 PTE 获取 L1 页表基地址，使用 L1 索引（位 29-21）查找 L1 PTE。
- 从 L1 PTE 获取 L0 页表基地址，使用 L0 索引（位 20-12）查找 L0 PTE。
- 从 L0 PTE 获取物理页号（PPN），拼接偏移得到物理地址。
优化提示： xv6 在启动时使用简单的一级页表映射（相当于 L2 直接映射），但后续会切换到完整三级页表。理解遍历路径有助于分析 TLB 缺失成本和页表缓存策略。
Sv39 方案的关键参数
| 参数 | 值 | 说明 |
|---|---|---|
| 虚拟地址位数 | 39 位 | 支持 512 GiB 虚拟地址空间 |
| 物理地址位数 | 56 位 | 支持 64 PiB 物理地址空间 |
| 页面大小 | 4 KiB | 标准页面，xv6 默认使用 |
| 页表层级 | 3 级 | L2、L1、L0 |
| 每级页表项数 | 512 | 9 位索引 |
| 页表项大小 | 8 字节 | 64 位 |
| 每级页表大小 | 4 KiB | 512 × 8 字节 |
| 大页面支持 | 2 MiB、1 GiB | 通过 L1 或 L2 PTE 设置大页标志 |
调优方向： 在 xv6 中，页表分配和回收是频繁操作。优化页表缓存（如使用 slab 分配器）和减少 TLB 刷新（如使用 ASID）是性能调优的重点。