4. I2S控制器寄存器详解：TX/RX FIFO控制寄存器、DMA触发阈值配置、数据格式与对齐模式寄存器

I2S控制器寄存器是CPU与外部音频编解码器之间数字音频流传输的硬件控制接口。本章聚焦于三类核心寄存器：FIFO控制寄存器（管理数据缓冲）、DMA触发阈值寄存器（决定DMA传输时机）以及数据格式与对齐模式寄存器（定义音频样本的位宽与排列方式）。理解这些寄存器是配置ALSA驱动底层硬件的基础。

4.1 I2S控制器内部架构与寄存器组

下图展示了I2S控制器内部与寄存器相关的核心模块，包括TX/RX FIFO、DMA接口、时钟分频器以及位时钟/帧同步发生器。寄存器组通过APB总线与CPU或DMA控制器交互。

4.2 TX/RX FIFO控制寄存器

FIFO（先进先出）是I2S控制器内部的数据缓冲单元，用于平滑CPU/DMA与串行接口之间的速率差异。TX FIFO负责发送数据，RX FIFO负责接收数据。

4.2.1 FIFO控制寄存器位域详解

4.2.2 FIFO状态寄存器

除了控制寄存器外，通常还有一个只读的FIFO状态寄存器，用于监控FIFO的实时状态：

4.3 DMA触发阈值配置

DMA触发阈值决定了DMA控制器何时向I2S FIFO传输数据或从FIFO读取数据。合理的阈值配置可以避免FIFO上溢（Overflow）或下溢（Underflow），保证音频流的连续性。

4.3.1 阈值配置原理

DMA触发阈值通常与FIFO水位线（Watermark Level）绑定。配置时需考虑以下因素：

• 音频采样率与位宽： 高采样率或高位宽需要更频繁的DMA传输，阈值应设置较低。
• DMA延迟： 系统总线负载和DMA响应时间影响阈值选择，延迟越大，阈值应越高以防止下溢。
• FIFO深度： 深度较大的FIFO允许设置更高的阈值，减少DMA中断频率。

4.3.2 典型阈值配置示例

假设FIFO深度为16字，音频格式为16位立体声（每帧4字节）：

4.3.3 DMA触发阈值寄存器配置代码

/* 伪代码：配置I2S TX FIFO DMA触发阈值 */
#define I2S_TX_FIFO_CTRL  0x1000  /* TX FIFO控制寄存器基址 */
#define I2S_RX_FIFO_CTRL  0x1004  /* RX FIFO控制寄存器基址 */

/* 配置TX FIFO：使能FIFO，深度16字，水位线4字 */
uint32_t tx_fifo_cfg = 0;
tx_fifo_cfg |= (1 << 6);          /* FIFO_EN = 1 */
tx_fifo_cfg |= (0x1 << 4);        /* FIFO_DEPTH = 01 (16字) */
tx_fifo_cfg |= (0x4 << 0);        /* FIFO_WL = 4 (水位线4字) */
*(volatile uint32_t *)(I2S_BASE + I2S_TX_FIFO_CTRL) = tx_fifo_cfg;

/* 配置RX FIFO：使能FIFO，深度16字，水位线8字 */
uint32_t rx_fifo_cfg = 0;
rx_fifo_cfg |= (1 << 6);          /* FIFO_EN = 1 */
rx_fifo_cfg |= (0x1 << 4);        /* FIFO_DEPTH = 01 (16字) */
rx_fifo_cfg |= (0x8 << 0);        /* FIFO_WL = 8 (水位线8字) */
*(volatile uint32_t *)(I2S_BASE + I2S_RX_FIFO_CTRL) = rx_fifo_cfg;

4.4 数据格式与对齐模式寄存器

数据格式寄存器定义了I2S总线上音频样本的位宽、对齐方式以及帧格式。这是确保I2S控制器与外部编解码器正确通信的关键。

4.4.1 数据格式寄存器位域详解

4.4.2 对齐模式详解

对齐模式决定了音频数据在帧同步信号（WS/LRCLK）周期内的起始位置。三种常见模式的对比如下：

4.4.3 数据格式配置示例

以下代码展示了如何配置I2S控制器为16位立体声、I2S标准对齐模式：

/* 伪代码：配置I2S数据格式寄存器 */
#define I2S_DATA_FORMAT  0x2000  /* 数据格式寄存器基址 */

uint32_t fmt_cfg = 0;
fmt_cfg |= (0x0 << 6);          /* DATA_WIDTH = 00 (16位) */
fmt_cfg |= (0x2 << 4);          /* ALIGN_MODE = 10 (I2S标准) */
fmt_cfg |= (1 << 3);            /* MSB_FIRST = 1 */
fmt_cfg |= (0x0 << 2);          /* FRAME_SYNC_POL = 0 (低有效) */
fmt_cfg |= (0x1 << 0);          /* CHANNEL_NUM = 01 (立体声) */
*(volatile uint32_t *)(I2S_BASE + I2S_DATA_FORMAT) = fmt_cfg;

4.5 寄存器配置流程总结

配置I2S控制器寄存器的典型流程如下：

1. 复位FIFO： 设置FIFO_RST位为1，等待至少3个BCLK周期后清零。
2. 配置FIFO深度与水位线： 根据系统需求设置FIFO_DEPTH和FIFO_WL。
3. 使能FIFO： 设置FIFO_EN位为1。
4. 配置数据格式： 设置DATA_WIDTH、ALIGN_MODE、MSB_FIRST等参数。
5. 配置DMA触发阈值： 确保DMA请求与FIFO水位线匹配。
6. 使能I2S控制器： 最后使能I2S主控制器使能位（通常位于单独的全局控制寄存器）。