📚 课程目录第3章 I2C传输模式

3. I2C传输模式：标准模式、快速模式、高速模式及速率选择依据

I2C总线支持多种传输速率模式，以适应不同外设的时序要求与功耗约束。嵌入式工程师在配置设备树时，必须明确主控端与从设备支持的传输模式，并合理选择时钟频率。本节详细解析三种标准传输模式的技术参数、时序特征及选型依据。

3.1 三种传输模式技术参数对比

I2C规范定义了标准模式（Standard-mode, Sm）、快速模式（Fast-mode, Fm）和高速模式（High-speed mode, Hs-mode）三种主要传输速率等级。下表列出各模式的核心电气与时序参数：

参数	标准模式 (Sm)	快速模式 (Fm)	高速模式 (Hs-mode)
最高时钟频率	100 kHz	400 kHz	3.4 MHz
总线最大电容	400 pF	400 pF	100 pF
SCL低电平时间 (t_LOW)	4.7 μs	1.3 μs	0.16 μs (160 ns)
SCL高电平时间 (t_HIGH)	4.0 μs	0.6 μs	0.06 μs (60 ns)
上升时间 (t_r)	1000 ns	300 ns	80 ns
下降时间 (t_f)	300 ns	300 ns	80 ns
输入阈值 (V_IL/V_IH)	0.3V_DD/0.7V_DD	0.3V_DD/0.7V_DD	0.3V_DD/0.7V_DD
从设备地址位数	7 bit / 10 bit	7 bit / 10 bit	7 bit / 10 bit
兼容性	所有I2C设备	向下兼容Sm	需专用Hs控制器

关键提示：高速模式（3.4 MHz）对总线电容有严格限制（≤100 pF），且要求主控器具备高速模式握手协议（发送主码 00001XXX）。在PCB布局中，Hs-mode的SCL/SDA走线长度应尽量缩短，避免过孔和分支。

3.2 传输模式时序特征与信号完整性

不同传输模式的核心差异在于SCL时钟的低电平/高电平持续时间，这直接决定了总线上数据位的传输速率。下图展示了三种模式下SCL时钟周期的相对关系：

时序要点：
标准模式：tLOW = 4.7 μs，tHIGH = 4.0 μs，占空比约 47%/40%，适合长距离、高电容总线。
快速模式：tLOW = 1.3 μs，tHIGH = 0.6 μs，占空比约 52%/24%，上升/下降时间要求更严格。
高速模式：tLOW = 160 ns，tHIGH = 60 ns，需使用开漏输出加电流源上拉，且从设备必须支持 Hs-mode 握手。

3.3 高速模式（Hs-mode）特殊握手协议

高速模式与标准/快速模式的关键区别在于：主控器在进入高速传输前，必须先发送一个主码（Master Code）序列，以通知总线上所有从设备切换到高速模式。握手流程如下：

高速模式注意事项：

只有支持 Hs-mode 的从设备才能参与高速传输；标准/快速设备在收到主码后必须忽略后续传输。
高速模式下，SCL 的上升沿由主控器的电流源主动驱动，而非仅靠上拉电阻，因此总线电容必须 ≤100 pF。
在设备树中，高速模式通常通过 clock-frequency = <3400000>; 配置，但需同时确保 SoC 的 I2C 控制器支持 Hs-mode。

3.4 速率选择依据与工程实践

在实际嵌入式项目中，选择 I2C 传输速率并非一味追求高速，而需综合考虑以下因素：

3.4.1 从设备规格限制

每个 I2C 从设备的数据手册都会明确标注其支持的最高时钟频率。例如，一个温度传感器可能只支持标准模式（100 kHz），而一个高清摄像头传感器可能要求快速模式（400 kHz）才能满足帧率需求。设备树配置必须遵循“木桶原理”——总线频率不得超过总线上最慢设备的额定值。

3.4.2 总线电容与布线长度

总线电容直接影响信号上升时间。标准模式下，400 pF 电容对应约 1 μs 的 RC 上升时间（使用 2.2 kΩ 上拉）；若强行使用快速模式，上升时间可能超过 300 ns 的规范要求，导致逻辑电平无法正确采样。下表给出不同速率下的推荐上拉电阻范围：

传输模式	总线电容范围	推荐上拉电阻 (Rp)	最大布线长度 (参考)
标准模式 (100 kHz)	100 ~ 400 pF	2.2 kΩ ~ 10 kΩ	~50 cm
快速模式 (400 kHz)	50 ~ 200 pF	1.0 kΩ ~ 4.7 kΩ	~20 cm
高速模式 (3.4 MHz)	≤ 100 pF	0.5 kΩ ~ 2.2 kΩ	~10 cm

3.4.3 功耗与 EMI 考量

更高的时钟频率意味着更频繁的信号翻转，导致动态功耗增加（P ∝ f × C × V²）。在电池供电的物联网设备中，若外设对吞吐量要求不高（如温湿度传感器每秒仅需读取一次），选择标准模式可显著降低总线功耗。此外，高频信号更容易产生电磁干扰（EMI），高速模式需配合更严格的 PCB 布局（如差分走线、地平面屏蔽）。

3.4.4 设备树配置示例

在 Linux 设备树中，I2C 控制器的时钟频率通过 clock-frequency 属性指定。以下为三种模式的典型配置：

/* 标准模式 100 kHz */
&i2c1 {
    clock-frequency = <100000>;   /* 100 kHz */
    status = "okay";
    
    temperature_sensor: sensor@48 {
        compatible = "ti,tmp102";
        reg = <0x48>;
    };
};

/* 快速模式 400 kHz */
&i2c2 {
    clock-frequency = <400000>;   /* 400 kHz */
    status = "okay";
    
    accelerometer: accel@1d {
        compatible = "st,lsm6ds3";
        reg = <0x1d>;
    };
};

/* 高速模式 3.4 MHz（需 SoC 支持） */
&i2c3 {
    clock-frequency = <3400000>;  /* 3.4 MHz */
    i2c-sda-hold-time-ns = <300>; /* 可选：SDA 保持时间 */
    status = "okay";
    
    camera_sensor: camera@10 {
        compatible = "ovti,ov5640";
        reg = <0x10>;
    };
};

选型决策流程：
查阅所有从设备数据手册，确定最低的最高频率（Fmax_min）。
测量或估算总线电容（Cbus），确保所选频率下上升时间满足规范。
评估系统功耗预算，若吞吐量需求不高，优先选择更低频率。
在设备树中设置 clock-frequency，并通过示波器实测 SCL 波形验证时序。
若使用高速模式，务必在 PCB 设计阶段控制总线电容 ≤100 pF，并添加串联电阻抑制过冲。

3.5 速率选择决策树

以下 SVG 决策树帮助工程师快速确定 I2C 传输模式：

3.6 常见问题与调试建议

速率选择常见陷阱：

陷阱1：设备树中设置 clock-frequency = <400000> 但实际波形只有 100 kHz。原因：SoC 的 I2C 控制器内部预分频器配置错误，或从设备时钟延展（Clock Stretching）导致实际频率降低。应使用示波器测量 SCL 引脚实际频率。
陷阱2：高速模式下 SDA 数据保持时间不足。解决：在设备树中添加 i2c-sda-hold-time-ns 属性，通常设置为 300~600 ns。
陷阱3：混合使用不同速率等级的从设备。例如，一个 100 kHz 的传感器与一个 400 kHz 的加速度计挂在同一总线上。此时总线只能以 100 kHz 运行，否则低速设备会误判起始/停止条件。

调试速率的实用命令：

# 查看当前 I2C 总线频率（Linux 用户空间）
cat /sys/kernel/debug/iomem | grep i2c
i2cget -y 1 0x48 0x00 w  # 读取从设备寄存器，验证通信是否正常

# 使用 i2c-tools 检测总线速率（需内核支持）
i2cdetect -l               # 列出所有 I2C 总线
i2cget -f -y 1 0x50 0x00   # 强制读取，忽略速率限制

# 逻辑分析仪抓取波形后，计算实际 SCL 频率
# 测量连续两个下降沿之间的时间差 T，频率 f = 1/T

总结：I2C 传输模式的选择是嵌入式系统设计中的关键权衡点。标准模式（100 kHz）兼容性最好、功耗最低；快速模式（400 kHz）是大多数现代传感器的默认选择；高速模式（3.4 MHz）仅适用于高性能、短距离的场景。工程师应结合从设备规格、总线电容、功耗预算和 PCB 布局，通过设备树精确配置时钟频率，并使用示波器或逻辑分析仪验证实际时序。