3. ARM平台I2C控制器概述：常见ARM SoC I2C控制器架构对比

ARM SoC 中的 I2C 控制器虽然都遵循 I²C 总线协议标准，但不同厂商（NXP、ST、Allwinner）在寄存器布局、时钟树设计、DMA 集成和中断处理上存在显著差异。理解这些差异是编写可移植驱动和快速定位硬件故障的前提。本节从架构层面对比三款主流 ARM SoC 的 I2C 控制器。

3.1 控制器架构对比总览

下表从核心参数、时钟源、数据路径和调试特性四个维度对比 i.MX6ULL、STM32MP157 和 Allwinner H3 的 I2C 控制器。

3.2 架构框图对比

下图展示了三种控制器的内部数据路径和关键模块差异。注意 i.MX 的 FIFO 位于 APB 桥与移位寄存器之间，而 STM32MP1 的 FIFO 与移位寄存器之间有独立的时钟同步模块。

3.3 寄存器布局差异

三种控制器的寄存器偏移地址和功能定义差异很大。驱动开发时必须使用对应的 struct 映射。以下是各控制器关键寄存器的偏移对比。

3.4 时钟树与速率配置

I2C 总线速率由输入时钟和分频系数共同决定。三种 SoC 的时钟树路径如下：

• i.MX6ULL： IPG_CLK (66MHz) → IFDR 分频器 → I2C 模块时钟。IFDR 寄存器选择 0-63 分频值，对应分频比 22-3200。
• STM32MP157： PCLKx (APB 时钟) → TIMINGR 的 PRESC 预分频 → SCL 高/低电平计数器。支持更精细的占空比控制。
• Allwinner H3： APB2_CLK (200MHz) → TWI_CLK 寄存器设置时钟周期数。公式：SCL = APB2_CLK / (2 * (CLK_DIV + 1))。

3.5 中断与 DMA 路径差异

中断处理方式直接影响驱动设计的复杂度。STM32MP1 的独立中断线允许更精细的错误处理，而 i.MX 和 Allwinner 需要软件轮询状态寄存器来区分事件。

• i.MX6ULL： 单中断线 I2C_INT。中断服务程序必须读取 I2C_I2SR 判断是传输完成、仲裁丢失还是 NAK 接收。
• STM32MP157： 三根独立中断线：TXIS（发送缓冲区空中断）、RXNE（接收缓冲区非空中断）、ERRI（错误中断）。驱动可以分别注册回调。
• Allwinner H3： 单中断线 TWI_IRQ。中断标志位在 TWI_STA 寄存器中，包括 TF（传输完成）、A_F（地址失败）、GC_F（通用调用）等。

3.6 故障排查特性对比

在硬件调试阶段，不同 SoC 提供的调试能力差异很大。STM32MP1 内置的超时计数器是排查总线挂死问题的利器。

3.7 驱动适配要点总结

基于上述架构差异，在编写跨平台 I2C 驱动时需重点关注以下适配点：

1. 时钟配置抽象： 将分频计算封装为平台相关函数，例如 i2c_set_bus_speed() 内部调用不同的寄存器操作。
2. 中断处理统一： 使用状态机模式，将不同平台的中断事件映射到统一的传输状态（IDLE、START、TX、RX、STOP、ERROR）。
3. FIFO 管理： i.MX 的 64 字节 FIFO 支持批量传输，而 Allwinner 的 8 字节 FIFO 需要更频繁的中断响应。
4. 错误恢复： STM32MP1 可以利用硬件超时自动恢复，其他平台需要在软件中实现总线复位序列（发送 9 个 SCL 脉冲 + STOP 条件）。