2. 硬件基础：T113 SPI控制器特性、SPI Flash芯片选型与硬件连接原理图分析

在嵌入式系统中，SPI Flash 作为非易失性存储介质，承担着存放 Bootloader、内核镜像、文件系统及用户配置数据的核心角色。全志 T113 处理器内部集成了多路 SPI 控制器，支持多种 SPI Flash 芯片。本章将深入剖析 T113 SPI 控制器的硬件特性、主流 SPI Flash 芯片（W25Q128 / GD25Q128）的选型要点，并结合实际原理图分析硬件连接关系，为后续驱动适配与性能调优奠定坚实的硬件基础。

2.1 全志 T113 SPI 控制器特性

T113 芯片内部集成了 3 个独立的 SPI 控制器（SPI0、SPI1、SPI2），其中 SPI0 通常用于连接系统启动所需的 SPI Flash，SPI1/SPI2 可用于扩展其他 SPI 外设（如 LCD、传感器等）。

2.1.1 SPI 控制器核心参数

2.1.2 SPI 控制器内部架构

下图展示了 T113 SPI0 控制器的内部功能模块与数据流向，重点突出了 DMA 与 FIFO 的协同工作方式。

2.2 SPI Flash 芯片选型：W25Q128 与 GD25Q128

W25Q128（Winbond）与 GD25Q128（GigaDevice）是目前市场上最主流的 128Mb（16MB）SPI NOR Flash 芯片，两者在引脚、指令集、电气特性上高度兼容，但在部分时序参数和 ID 上存在细微差异。

2.2.1 芯片参数对比

2.2.2 引脚定义与功能

2.3 硬件连接原理图分析

在 T113 参考设计中，SPI0 控制器通过 6 根信号线（CS#、CLK、MOSI、MISO、WP#、HOLD#）与 SPI Flash 芯片连接。其中 WP# 和 HOLD# 在 Quad 模式下被复用为 IO2 和 IO3 数据线。

2.3.1 典型连接原理图

2.3.2 原理图关键设计要点

1. 上拉电阻配置： CS#、WP#、HOLD# 引脚必须外接 10kΩ 上拉电阻至 VCC，防止浮空导致误操作。
2. 去耦电容： VCC 引脚附近需放置 0.1μF 陶瓷电容，靠近芯片引脚放置，滤除高频噪声。
3. 信号线长度匹配： 在高速模式（≥50MHz）下，CLK 与数据线（MOSI/MISO）的走线长度差应控制在 5mm 以内，避免时序偏移。
4. Quad 模式布线： 若计划启用 Quad 模式，WP# 和 HOLD# 的走线必须与其他数据线等长，且远离高频干扰源（如 DDR 走线）。
5. 地平面完整性： SPI Flash 下方应保持完整的地平面，减少信号回流路径阻抗。

2.4 硬件初始化流程与寄存器映射

在驱动开发中，理解 SPI 控制器的寄存器映射是编写底层操作函数的前提。T113 SPI0 控制器的寄存器基地址为 0x05010000，以下列出关键寄存器。

2.4.1 SPI0 关键寄存器列表

2.4.2 硬件初始化代码示例

以下代码展示了在裸机或 U-Boot 阶段初始化 SPI0 控制器的基本流程，包括时钟使能、引脚复用配置、控制器模式设置。

/* SPI0 寄存器基地址 */
#define SPI0_BASE           0x05010000
#define SPI_CTL             (SPI0_BASE + 0x00)
#define SPI_CLK_CTL         (SPI0_BASE + 0x04)
#define SPI_FIFO_CTL        (SPI0_BASE + 0x08)

/* 时钟分频：AHB 时钟 200MHz，目标 SPI 时钟 50MHz，分频系数 = 4 */
#define SPI_CLK_DIV         4

void spi0_hardware_init(void)
{
    unsigned int tmp;

    /* 1. 使能 SPI0 模块时钟（以 CCU 寄存器为例） */
    *(volatile unsigned int *)(0x02001000 + 0x2C) |= (1 << 0);

    /* 2. 配置 PB2-PB7 为 SPI0 功能（复用功能 2） */
    *(volatile unsigned int *)(0x02000060) = (*(volatile unsigned int *)(0x02000060) & ~(0xFF << 8)) | (0x22 << 8);
    *(volatile unsigned int *)(0x02000064) = (*(volatile unsigned int *)(0x02000064) & ~(0xFF << 0)) | (0x22 << 0);

    /* 3. 复位 SPI 控制器 */
    tmp = *(volatile unsigned int *)SPI_CTL;
    tmp |= (1 << 1);  /* 软件复位 */
    *(volatile unsigned int *)SPI_CTL = tmp;
    while (*(volatile unsigned int *)SPI_CTL & (1 << 1));

    /* 4. 配置时钟分频：Master 模式，CPOL=0, CPHA=0 */
    *(volatile unsigned int *)SPI_CLK_CTL = (SPI_CLK_DIV & 0x3F) | (0 << 6) | (0 << 7);

    /* 5. 使能 SPI 控制器 */
    tmp = *(volatile unsigned int *)SPI_CTL;
    tmp |= (1 << 0);  /* SPI 使能 */
    *(volatile unsigned int *)SPI_CTL = tmp;

    /* 6. 清空 FIFO */
    *(volatile unsigned int *)SPI_FIFO_CTL |= (1 << 4) | (1 << 5);
}

2.5 本章小结