OP-TEE驱动与安全中断处理协同调试 - 第4节

4.1 中断模型概述：安全中断 vs 普通中断

在 OP-TEE 系统中，ARM GIC（Generic Interrupt Controller）将中断分为三类：安全中断（Secure Interrupt）、普通中断（Non-secure Interrupt）和信任中断（TrustZone Interrupt）。理解这三者的区别是进行安全中断处理协同调试的基础。

4.1.1 中断路由与 GIC 控制器架构

GICv2/v3 通过 Distributor 和 CPU Interface 两个逻辑单元实现中断路由。安全世界拥有独立的 GIC 配置视图，非安全世界无法修改安全中断的配置。

4.2 安全中断处理流程

当安全中断触发时，ARM Core 进入 FIQ 模式，OP-TEE 内核接管控制权。整个处理流程分为三个阶段：中断捕获 → 中断分发 → 中断完成。

4.2.1 安全中断处理步骤

1. 中断触发：安全外设向 GIC Distributor 发送中断信号。
2. GIC 路由：Distributor 根据 GICD_IGROUP 和 GICD_ISENABLER 判断中断为安全中断，将其路由到安全 CPU 接口。
3. FIQ 异常：CPU Interface 向 Core 发送 FIQ 信号，Core 切换到 FIQ 模式，跳转到 monitor_fiq_handler。
4. 中断确认：OP-TEE 读取 GICC_IAR 寄存器获取中断 ID，确认中断源。
5. 中断处理：根据中断 ID 查找安全中断处理函数表，执行对应的安全驱动处理逻辑。
6. 中断结束：处理完成后写入 GICC_EOIR 寄存器，通知 GIC 中断处理完毕。
7. 返回：执行 eret 指令，从 FIQ 模式返回被中断的上下文。

4.2.2 安全中断处理代码路径

OP-TEE 中安全中断处理的核心代码位于 core/arch/arm/kernel/thread.c 和 core/arch/arm/kernel/thread_a64.S。以下为关键处理路径：

// 安全中断 FIQ 入口（汇编）
FUNC thread_fiq_handler , :
    /* 保存上下文 */
    sub sp, sp, #THREAD_CTX_SIZE
    store_xregs sp, THREAD_CTX_X0, x0-x29, x30

    /* 读取中断 ID */
    mrs x0, gicc_iar
    and w0, w0, #0x3FF

    /* 调用 C 层处理函数 */
    bl itr_handle

    /* 写 EOI 结束中断 */
    msr gicc_eoir, x0

    /* 恢复上下文并返回 */
    load_xregs sp, THREAD_CTX_X0, x0-x29, x30
    add sp, sp, #THREAD_CTX_SIZE
    eret
END_FUNC thread_fiq_handler

4.3 普通中断与安全中断的协同

在混合系统中，安全中断和普通中断可能同时发生。OP-TEE 通过 中断优先级 和 中断屏蔽 机制实现协同处理。

4.4 GIC 控制器配置实战

在 OP-TEE 启动过程中，安全中断的 GIC 配置由 core/drivers/gic.c 中的 gic_init() 函数完成。以下为关键配置步骤：

4.4.1 安全中断配置流程

1. 禁用 Distributor：写入 GICD_CTLR 寄存器，清除 Enable 位。
2. 配置中断安全属性：遍历所有中断，设置 GICD_IGROUP 寄存器，将安全中断设为 Group 0。
3. 配置中断优先级：写入 GICD_IPRIORITYR 寄存器，安全中断优先级通常设为最高（0x00）。
4. 配置中断目标 CPU：写入 GICD_ITARGETSR 寄存器，将安全中断路由到当前 CPU。
5. 使能中断：写入 GICD_ISENABLER 寄存器，使能安全中断。
6. 配置 CPU Interface：设置 GICC_CTLR 寄存器，使能 FIQ 信号。
7. 使能 Distributor：写入 GICD_CTLR 寄存器，设置 Enable 位。

// OP-TEE GIC 初始化代码片段
void gic_init(struct gic_data *gd, vaddr_t gicc_base, vaddr_t gicd_base)
{
    unsigned int i;

    /* 1. 禁用 Distributor */
    io_write32(gd->gicd_base + GICD_CTLR, 0);

    /* 2. 配置所有中断为安全中断（Group 0） */
    for (i = 0; i < gd->max_it; i += 32) {
        io_write32(gd->gicd_base + GICD_IGROUP(i / 32), 0);
    }

    /* 3. 设置安全中断优先级为最高 */
    for (i = 0; i < gd->max_it; i += 4) {
        io_write32(gd->gicd_base + GICD_IPRIORITYR(i / 4), 0x00000000);
    }

    /* 4. 配置中断目标为 CPU0 */
    for (i = 0; i < gd->max_it; i += 4) {
        io_write32(gd->gicd_base + GICD_ITARGETSR(i / 4), 0x01010101);
    }

    /* 5. 使能 CPU Interface，允许 FIQ */
    io_write32(gd->gicc_base + GICC_CTLR, GICC_CTLR_ENABLEGRP0);

    /* 6. 使能 Distributor */
    io_write32(gd->gicd_base + GICD_CTLR, GICD_CTLR_ENABLEGRP0);
}

4.5 中断调试常用方法

在协同调试过程中，以下方法可以帮助快速定位中断处理问题：

• GIC 寄存器转储：在 OP-TEE 控制台执行 gic dump 命令，查看所有中断的配置状态。
• 中断计数统计：在 itr_handle() 函数中添加计数器，统计每种安全中断的触发次数。
• FIQ 延迟测量：使用 ARM Generic Timer 测量从中断触发到 FIQ 处理函数入口的延迟。
• 中断嵌套检测：在 FIQ 处理函数入口和出口设置断点，检查是否存在中断嵌套。