2. SPI 硬件接口与引脚配置：SCLK、MOSI、MISO、CS 信号详解、GPIO 复用与引脚 mux 配置

SPI（Serial Peripheral Interface）是一种全双工、同步、主从式串行通信总线。在 QNX 嵌入式系统中，SPI 驱动的稳定性与性能高度依赖于硬件引脚的正确配置与信号完整性。本节将深入解析 SPI 的四线信号定义、电气特性、GPIO 复用机制以及引脚 mux 配置方法，为后续 DMA 传输协同调试奠定硬件基础。

2.1 SPI 四线信号详解

标准 SPI 总线使用四条信号线，每条线在通信中承担不可替代的角色。下表总结了各信号的功能、方向与关键特性：

SPI 通信的时序核心在于 CPOL（时钟极性）与 CPHA（时钟相位）的组合。四种模式决定了数据在时钟的哪个边沿被采样：

• 模式 0（CPOL=0, CPHA=0）：空闲时 SCLK 为低电平，数据在上升沿采样，下降沿输出。
• 模式 1（CPOL=0, CPHA=1）：空闲时 SCLK 为低电平，数据在下降沿采样，上升沿输出。
• 模式 2（CPOL=1, CPHA=0）：空闲时 SCLK 为高电平，数据在下降沿采样，上升沿输出。
• 模式 3（CPOL=1, CPHA=1）：空闲时 SCLK 为高电平，数据在上升沿采样，下降沿输出。

2.2 GPIO 复用与引脚 mux 配置

现代 SoC（如 NXP i.MX8、TI AM65xx、Qualcomm SA8155）的 SPI 接口通常与多个功能模块共享同一组物理引脚。引脚复用（Pin Mux）决定了这些引脚在特定时刻被分配给哪个外设模块。错误的 mux 配置会导致 SPI 信号无法到达控制器，或与其他外设产生总线冲突。

2.2.1 引脚复用层级

典型的引脚复用架构分为三个层级：

1. 物理焊盘层（Pad Level）：配置驱动强度、上拉/下拉、施密特触发器、压摆率等电气特性。
2. 功能复用层（Mux Level）：选择引脚连接至哪个内部外设（如 SPI1、UART2、GPIO3_IO12）。
3. 外设接口层（Peripheral Level）：配置 SPI 控制器的时钟极性、相位、数据顺序（MSB/LSB first）。

2.2.2 典型 mux 配置示例

以下示例基于 NXP i.MX8QM 平台，将 SPI2 的四个信号映射到特定焊盘：

/* i.MX8QM SPI2 Pin Mux 配置示例 */
/* 焊盘: SCK  -> GPIO4_IO12 (ALT2) */
/* 焊盘: MOSI -> GPIO4_IO13 (ALT2) */
/* 焊盘: MISO -> GPIO4_IO14 (ALT2) */
/* 焊盘: CS0  -> GPIO4_IO15 (ALT2) */

/* 配置 SCK 引脚 */
IOMUXC_SetPinMux(IOMUXC_GPIO4_IO12_SPI2_SCK, 0);
IOMUXC_SetPinConfig(IOMUXC_GPIO4_IO12_SPI2_SCK, 
                    IOMUXC_PAD_DSE(7) |   /* 驱动强度: 最高档 */
                    IOMUXC_PAD_SPEED(2) | /* 高速模式 */
                    IOMUXC_PAD_PUE);      /* 内部上拉使能 */

/* 配置 MOSI 引脚 */
IOMUXC_SetPinMux(IOMUXC_GPIO4_IO13_SPI2_MOSI, 0);
IOMUXC_SetPinConfig(IOMUXC_GPIO4_IO13_SPI2_MOSI, 
                    IOMUXC_PAD_DSE(7) |
                    IOMUXC_PAD_SPEED(2));

/* 配置 MISO 引脚 */
IOMUXC_SetPinMux(IOMUXC_GPIO4_IO14_SPI2_MISO, 0);
IOMUXC_SetPinConfig(IOMUXC_GPIO4_IO14_SPI2_MISO, 
                    IOMUXC_PAD_DSE(5) |
                    IOMUXC_PAD_SPEED(1) |
                    IOMUXC_PAD_PUE |
                    IOMUXC_PAD_PUS(1)); /* 100kΩ 上拉 */

/* 配置 CS0 引脚 */
IOMUXC_SetPinMux(IOMUXC_GPIO4_IO15_SPI2_CS0, 0);
IOMUXC_SetPinConfig(IOMUXC_GPIO4_IO15_SPI2_CS0, 
                    IOMUXC_PAD_DSE(6) |
                    IOMUXC_PAD_SPEED(2) |
                    IOMUXC_PAD_PUE);

2.3 引脚配置验证与调试方法

在 QNX 环境下，验证引脚 mux 配置是否正确，推荐以下步骤：

• 步骤 1：使用 ioctl(fd, SPI_IOC_GET_PINMUX, &pinmux_cfg) 读取当前 mux 状态，确认寄存器值与预期一致。
• 步骤 2：在 SPI 通信前，通过 GPIO 框架（如 dev-gpio）将 CS 引脚手动拉高/拉低，验证引脚电气连接。
• 步骤 3：使用逻辑分析仪或示波器测量 SCLK 引脚，确认时钟频率、极性、相位与配置匹配。
• 步骤 4：在 QNX 的 sloginfo 或 kprintf 中打印 SPI 控制器的状态寄存器，检查是否有超时或帧错误标志。

2.4 多从设备场景下的 CS 信号管理

当 SPI 总线上挂载多个从设备时，CS 信号的管理变得复杂。常见方案包括：

2.5 电气特性与 PCB 布局建议

SPI 信号在高速传输时对 PCB 布局敏感。以下参数直接影响 QNX 驱动的稳定性：

• 信号斜率（Slew Rate）：过快的边沿会引发振铃和串扰，建议在引脚配置中设置中等压摆率（如 i.MX8 的 SPEED=1）。
• 驱动强度（Drive Strength）：根据总线负载电容选择 DSE 值。对于短距离板内通信（< 5 cm），DSE=4~5 通常足够；对于长走线或连接器，需提高至 DSE=7。
• 上拉/下拉电阻：MISO 和 CS 引脚建议启用内部上拉（PUE=1, PUS=1），防止浮空输入导致误触发。
• 地平面完整性：SPI 信号下方必须有连续的地平面，避免跨越分割区域。