2. PCI总线基础：配置空间、BAR与中断路由

PCI（Peripheral Component Interconnect）总线是嵌入式系统中最核心的外设互联标准。在QNX环境下开发PCI驱动，必须透彻理解三个基础概念：配置空间（用于枚举和初始化设备）、基地址寄存器（BAR）（用于映射设备内存/I/O）、中断路由机制（INTx/MSI/MSI-X）。本章将逐一拆解，并给出QNX下的操作要点。

2.1 PCI配置空间

每个PCI设备（或功能）都拥有一个独立的256字节配置空间（Type 0），前64字节为预定义头部，后192字节为设备特定区域。配置空间由Host Bridge通过配置读写总线周期访问，QNX下通过pci_attach_device()和pci_read_config32()等API读取。

2.1.1 Type 0配置空间头部结构

2.1.2 配置空间访问流程

下图展示了QNX驱动枚举PCI设备时，从配置空间读取关键信息的典型流程：

2.2 PCI BAR（基地址寄存器）

BAR是PCI设备向系统报告其所需内存空间或I/O空间大小的机制。每个BAR为32位寄存器（64位BAR占用连续两个BAR槽位），通过向BAR写入全1再回读的方式确定所需地址范围。

2.2.1 BAR类型与编码

2.2.2 BAR地址映射流程

QNX驱动中，BAR映射的典型代码片段如下：

#include <hw/pci.h>

pci_handle_t handle;
pci_bar_info_t bar_info;
uintptr_t bar_vaddr;

// 1. 连接设备
if (pci_attach_device(&handle, 0, PCI_DEVINFO(0, 0, 0)) != PCI_SUCCESS) {
    return -1;
}

// 2. 读取并映射BAR0
if (pci_map_bars(handle, 0, &bar_info, 1) != PCI_SUCCESS) {
    return -1;
}

// 3. 获取虚拟地址
bar_vaddr = bar_info.address;

// 4. 通过bar_vaddr访问设备寄存器
*(volatile uint32_t *)(bar_vaddr + REG_OFFSET) = value;

2.3 PCI中断路由：INTx / MSI / MSI-X

PCI设备通过中断通知CPU数据就绪或事件发生。QNX驱动必须根据设备能力和平台支持选择合适的中断机制。三种机制的对比如下：

2.3.1 INTx中断路由

INTx使用物理引脚（INTA#~INTD#）连接到中断控制器。在x86平台上，通过中断路由表将PCI引脚映射到IRQ号。QNX驱动通过pci_get_irq()获取中断号，然后使用InterruptAttach()或InterruptAttachEvent()注册ISR。

int irq = pci_get_irq(handle);
if (irq < 0) {
    // 回退到Interrupt Line字段
    pci_read_config32(handle, 0x3C, &irq);
}
InterruptAttach(irq, isr_handler, NULL, 0, 0);

2.3.2 MSI/MSI-X中断

MSI通过向特定地址写入数据来触发中断，避免了INTx的引脚共享和路由延迟。MSI-X在此基础上支持更多独立向量，每个向量可绑定不同的CPU核心，是实现中断负载均衡的关键。

下图展示了MSI-X在QNX驱动中的初始化流程：

2.3.3 中断选择策略

在QNX驱动中，中断机制的选择应遵循以下优先级：

1. 优先尝试MSI-X：如果设备支持MSI-X且QNX版本支持（6.5+），优先使用MSI-X，以获得最多向量和最佳性能。
2. 回退到MSI：如果MSI-X不可用，尝试MSI（最多32向量）。
3. 最后使用INTx：传统INTx作为兼容性保底，但注意中断共享可能导致ISR延迟增加。

2.4 本章小结