3. QNX DMA 子系统架构

在 QNX BSP 移植中，DMA（直接内存访问）子系统是连接外设与内存的关键数据通路。QNX 的 DMA 框架采用分层设计，将硬件差异封装在引擎抽象层之下，向上提供统一的通道管理与描述符链接口。理解这一架构是排查 DMA 中断映射失败、传输超时等问题的前提。

3.1 DMA 引擎抽象层

DMA 引擎抽象层位于 QNX 内核与硬件 DMA 控制器之间，定义了一组标准接口，用于屏蔽不同 SoC 的 DMA 寄存器布局、传输模式与中断逻辑差异。BSP 开发者需要实现一个 dma_engine_entry 结构体，并将其注册到系统。

3.2 通道管理

DMA 通道是传输操作的逻辑单元。QNX 的通道管理器负责通道的分配、释放、优先级仲裁以及中断路由。在 BSP 移植中，需要将硬件通道号映射到逻辑通道 ID，并配置每个通道的中断触发方式。

通道状态机

• 空闲（IDLE）：通道未分配，等待上层请求。
• 就绪（READY）：通道已分配，描述符链已挂载，等待启动。
• 传输中（BUSY）：DMA 正在搬运数据，硬件状态寄存器为忙。
• 完成（DONE）：传输完成，等待 ISR 确认并触发回调。
• 错误（ERROR）：传输异常（总线错误、描述符格式错误等）。

3.3 描述符链

描述符链是 QNX DMA 实现连续传输的核心机制。每个描述符定义了一次传输的源地址、目的地址、传输长度、控制标志以及指向下一个描述符的指针。硬件 DMA 控制器自动遍历链表，完成所有传输后触发中断。

描述符结构（典型定义）

typedef struct dma_descriptor {
    uint32_t    src_addr;       // 源物理地址
    uint32_t    dst_addr;       // 目的物理地址
    uint32_t    transfer_size;  // 传输字节数
    uint32_t    ctrl_flags;     // 控制标志（中断使能、链结束等）
    struct dma_descriptor *next; // 下一个描述符指针
} dma_descriptor_t;

3.4 传输完成回调机制

当 DMA 硬件完成一个描述符或整个链的传输后，会触发中断。QNX 的 DMA 框架在 ISR 中读取硬件状态，遍历已完成的描述符，并调用上层注册的回调函数。回调机制是连接 DMA 传输与上层业务逻辑（如网络协议栈、文件系统）的桥梁。

回调注册流程

1. 上层模块调用 dma_channel_callback_attach()，传入通道 ID 和回调函数指针。
2. DMA 框架将回调函数保存在通道控制块的回调链表中。
3. 硬件 ISR 触发后，框架根据中断状态寄存器判断哪些通道完成传输。
4. 框架遍历对应通道的回调链表，依次调用回调函数，并传入传输状态与描述符指针。
5. 回调函数执行完毕后，框架清除中断标志位，释放描述符（若配置为自动释放）。

3.5 架构总结与故障排查对照