2. ARMv7/v8 页表基础：层级结构与属性详解

在 QNX 实时操作系统中，MMU 页表配置是决定系统内存隔离、缓存策略与访问权限的核心环节。ARMv7（32 位）与 ARMv8（64 位）架构虽然指令集不同，但其页表设计遵循分级的页表遍历（Page Table Walk）思想。本章从工程视角拆解 L1/L2/L3 页表层级、页表项（PTE）格式及关键属性位，为后续 QNX 页表配置实战打下基础。

2.1 页表层级结构（L1 / L2 / L3）

ARMv7 采用两级页表（L1 + L2），ARMv8 采用三级页表（L1 + L2 + L3）。两者均支持段映射（Section）与页映射（Page）两种粒度。下表对比了两种架构的层级与映射粒度：

在 QNX 中，进程地址空间通常使用 4KB 页粒度（L2 或 L3 页表项），而内核映射（如设备寄存器、内核代码段）常使用 1MB 或 2MB 大页以减少页表占用。下图展示了 ARMv8 三级页表遍历的典型流程：

2.2 页表项（PTE）格式详解

页表项是 MMU 进行地址转换与权限检查的基本单元。ARMv7 与 ARMv8 的 PTE 格式存在差异，但核心字段高度相似。下表以 ARMv8 AArch64 的 L3 页表项（4KB 页）为例，拆解各比特位含义：

ARMv7 的 L2 页表项（4KB 小页）格式类似，但缺少 nG 和 SH 字段，取而代之的是 XN（Execute Never） 和 Domain 字段。QNX 在 ARMv7 上通过 Domain 实现进程间保护，在 ARMv8 上则依赖 ASID（Address Space ID） 与 nG 位。

2.3 属性位详解：权限、缓存与共享

页表项中的属性位直接决定了 QNX 进程的内存访问行为。以下从三个维度展开：

2.3.1 访问权限（AP / PXN / UXN）

• AP[2:1]（ARMv8）：控制 EL1（内核）与 EL0（用户）的读写权限。QNX 内核段使用 AP=00（仅 EL1 读写），用户段使用 AP=11（EL0/EL1 读写）。
• PXN（Privileged Execute Never）：置 1 时禁止内核执行该页代码。QNX 用于保护用户栈页，防止内核漏洞利用。
• UXN（User Execute Never）：置 1 时禁止用户执行。QNX 数据段与堆页均置 UXN=1。

2.3.2 缓存策略与 MAIR

ARMv8 通过 MAIR_EL1 寄存器定义 8 个内存属性索引。QNX 启动时初始化 MAIR，典型配置如下：

2.3.3 共享域与多核一致性

SH（Shareability） 字段控制缓存一致性域：

• 00 (Non-shareable)：仅当前核访问，无需硬件一致性。QNX 用于单核专用数据结构。
• 11 (Inner Shareable)：多核集群内所有核可见。QNX 用于进程间通信（IPC）缓冲区。
• 10 (Outer Shareable)：跨集群共享（多芯片系统）。QNX 在 AMP 系统中使用。

下图总结了 ARMv8 页表项属性位如何映射到 QNX 内存区域：

# 将 0xF0000000 处的 4KB 设备寄存器映射到虚拟地址 0xA0000000
map -d 0xA0000000 0xF0000000 0x1000
# -d 标志自动设置 AttrIndx=1 (DEVICE), AP=00, PXN=1, UXN=1

2.4 页表配置的工程考量

在 QNX 实际项目中，页表配置直接影响系统实时性与安全性：

• TLB 抖动：频繁使用 4KB 页会导致 TLB 覆盖范围小，上下文切换时 TLB 刷新增多。建议对性能关键路径使用 2MB 大页。
• 页表占用内存：三级页表在 48 位地址空间下最多占用 512 个 L1 表项 + 512 个 L2 表项 + 512 个 L3 表项（约 12KB）。QNX 通过 as_alloc() 按需分配，避免浪费。
• 安全隔离：利用 PXN/UXN 和 nG 位实现内核与用户空间的严格隔离。QNX 的 ASLR 机制依赖页表随机化，需确保 nG 位正确设置。