1. I2C总线协议基础

1.1 I2C总线历史

I2C（Inter-Integrated Circuit）总线由飞利浦半导体（现恩智浦半导体）于1982年发明，最初用于电视接收机中微控制器与外设之间的低速通信。其设计目标是以最少的引脚数（仅需两根线）实现板级芯片间的可靠通信。

1.2 物理层特性：SDA与SCL

I2C总线仅使用两根双向信号线：

• SDA（Serial Data Line）：串行数据线，用于传输地址和数据。
• SCL（Serial Clock Line）：串行时钟线，由主设备产生，用于同步数据传输。

两根线均采用开漏（Open-Drain）结构，即设备只能将线拉低（输出低电平），不能主动拉高。高电平由外部上拉电阻提供。这种设计允许多个设备共享总线，通过线与（Wired-AND）逻辑实现仲裁。

1.3 电气连接与上拉电阻

I2C总线的电气特性直接决定了通信的可靠性和最大传输距离。上拉电阻（Rₚ）的选择是I2C硬件设计中最关键的环节之一。

上拉电阻的作用

• 当所有设备释放总线（输出高阻）时，将SDA/SCL拉高至VDD电平。
• 限制总线拉低时的灌电流，保护设备输出级。
• 与总线电容共同决定信号上升时间（tᵣ），影响最大通信速率。

上拉电阻值的选择原则

总线电容与上升时间

I2C总线的最大从设备数量受限于总线电容（C_b）。标准模式允许最大总线电容为400 pF，快速模式为400 pF，快速模式+为550 pF。上升时间tᵣ ≈ 0.847 × Rₚ × C_b。

1.4 总线仲裁与时钟同步

I2C总线支持多主设备通信，其核心机制是总线仲裁（Arbitration）和时钟同步（Clock Synchronization）。

总线仲裁原理

• 多个主设备同时发送数据时，通过SDA线的线与逻辑进行仲裁。
• 发送高电平但检测到SDA为低电平的设备，判定仲裁失败，立即释放总线。
• 仲裁过程不丢失数据，失败的设备自动转为从设备模式。

时钟同步机制

• 所有主设备在SCL上产生自己的时钟。
• SCL的低电平时间由最慢的设备决定（所有设备拉低SCL）。
• SCL的高电平时间由最快的设备决定（所有设备释放SCL后开始计时）。
• 最终SCL的周期被同步为所有主设备时钟的“逻辑与”。

1.5 I2C总线通信基本流程

一次完整的I2C数据传输包含以下阶段：

1. 起始条件（START）：SCL为高电平时，SDA由高变低。
2. 发送从设备地址：7位或10位地址 + 读写位（R/W）。
3. 从设备应答（ACK）：从设备拉低SDA表示应答。
4. 数据传输：每字节8位，MSB先行，后跟应答位。
5. 停止条件（STOP）：SCL为高电平时，SDA由低变高。

1.6 本章小结