1. eDP接口概述

eDP（Embedded DisplayPort）是VESA标准组织为嵌入式显示设备（笔记本电脑、平板、工业显示）量身定制的数字显示接口。它基于标准DisplayPort架构，但在物理层、协议层和电源管理上做了大量嵌入式优化。本章从标准演进、物理层特性和信号线定义三个维度建立eDP接口的完整认知。

1.1 eDP标准演进

eDP标准自2008年发布v1.0以来，经历了多个重要版本迭代，每次更新都聚焦于带宽提升、功耗降低和功能增强。下表梳理了主要版本的关键特性：

1.2 物理层特性

eDP物理层采用交流耦合差分传输，具有以下核心特性：

• 差分信号： Main Link和AUX通道均使用差分对（+/-），抗共模干扰能力强，EMI辐射低。
• 交流耦合： 发送端和接收端之间通过电容隔直，允许两端共模电压不同，简化电平转换设计。
• 预加重与均衡： 发送端可配置预加重（Pre-emphasis）等级（0/3.5/6/9.5 dB），接收端进行自适应均衡（CTLE/DFE），补偿高频损耗。
• 摆幅控制： 差分摆幅支持400 mVpp（低摆幅）和800 mVpp（标准摆幅），低摆幅用于短距离低功耗场景。
• 链路速率： RBR（1.62 Gbps）、HBR（2.7 Gbps）、HBR2（5.4 Gbps）、HBR3（8.1 Gbps），每Lane数据率。

物理层电气参数直接影响链路训练成功率。下表列出调试中常见的电气参数范围：

1.3 主要信号线定义

eDP接口包含三类信号线：Main Link（主链路）、AUX CH（辅助通道）和HPD（热插拔检测）。下面通过结构图展示完整的信号拓扑：

三类信号线的功能分工明确，下面逐一详细说明：

1.3.1 Main Link（主链路）

• 组成： 1~4对差分信号线（Lane 0 ~ Lane 3），每对包含正负两根线。
• 方向： 单向，从主芯片（Source）到面板（Sink）。
• 数据内容： 视频像素流、音频数据包、辅助数据包（如DSC参数、PSR状态）。
• 编码方式： 8b/10b编码（v1.4及之前）或128b/132b编码（DP 2.0，eDP暂未采用）。
• 链路训练： 上电后通过AUX CH协商Lane数和速率，然后进行时钟恢复、符号锁定、通道均衡。

1.3.2 AUX CH（辅助通道）

• 组成： 一对差分信号线（AUX+ / AUX-）。
• 方向： 双向半双工，主芯片和面板均可发起传输。
• 速率： 1 Mbps（曼彻斯特编码）或 20 Mbps（FAST AUX模式，eDP v1.4+）。
• 主要用途：
  • 读取面板EDID（扩展显示标识数据）。
  • 读写DPCD寄存器（DisplayPort Configuration Data），包括链路配置、训练状态、错误计数。
  • 传输MST（Multi-Stream Transport）侧边消息（eDP通常不使用MST）。
  • 发送DSC参数和PSR控制命令。

1.3.3 HPD（热插拔检测）

• 组成： 单根信号线。
• 方向： 单向，从面板到主芯片。
• 电平： 高电平有效（3.3V），低电平表示断开或错误。
• 功能：
  • 上电时面板拉高HPD，通知主芯片开始链路训练。
  • 运行中HPD拉低超过2ms，主芯片认为面板断开，停止传输。
  • 短脉冲（0.5~1ms）用于触发链路重训练或IRQ_HPD（中断请求）。

下表汇总三类信号线的关键属性，便于快速查阅：