4. 硬件连接检查：原理图核对、GPIO/HPD/DDC/I2C电平测量、电源时序验证

HDMI 输出异常中，约 60% 的问题根源在硬件连接层面。本章聚焦于从原理图到实际物理信号的逐级排查方法，涵盖信号完整性、电平匹配与电源时序三大核心维度。

4.1 原理图核对：关键信号路径与器件选型

拿到原理图后，应重点核对以下 HDMI 相关信号路径，确保连接关系与瑞芯微参考设计一致。

4.2 GPIO 电平测量：HPD 与 CEC 信号验证

HPD 是显示器向 SoC 反馈连接状态的核心信号，其电平异常会直接导致 EDID 读取失败或输出无信号。

4.2.1 HPD 电平测量步骤

1. 断开 HDMI 线缆，用万用表测量主板 HDMI 座 HPD 引脚对地电压，应为 0V。
2. 插入 HDMI 线缆（另一端接显示器），测量 HPD 引脚电压，应为 2.5V ~ 5.0V（取决于上拉电压）。
3. 测量 SoC 端 GPIO 引脚，确认电平与 HPD 引脚一致（若经过电平转换，需检查转换芯片输出）。
4. 示波器捕获 HPD 上升沿，检查上升时间是否 < 100μs，是否存在毛刺或回沟。

4.2.2 CEC 电平验证

CEC 为双向单线总线，空闲状态为高电平（3.3V）。使用示波器测量 CEC 引脚，应看到 3.3V 空闲电平，通信时出现 0V ~ 3.3V 的脉冲。若 CEC 电平异常，会影响 HDMI 的 CEC 功能，但通常不会导致无显示。

4.3 DDC/I2C 电平测量：EDID 通信链路检查

DDC 通道使用 I2C 协议传输 EDID 数据，其电平与时序直接影响显示器识别。

4.3.1 DDC 静态电平测量

• SCL/SDA 空闲电平：应为 3.3V（或 5V，取决于上拉电压），偏差超过 ±10% 需检查上拉电阻或电平转换芯片。
• SCL/SDA 低电平：通信时最低电压应 < 0.8V，若高于此值说明总线驱动能力不足或上拉电阻过小。
• 总线电容：使用 LCR 表测量 SCL/SDA 对地电容，单条总线总电容应 < 400pF（I2C 标准模式）。

4.3.2 DDC 动态波形捕获

使用示波器在 SoC 读取 EDID 时捕获 SCL/SDA 波形：

# 触发条件设置（以 Rigol DS1054Z 为例）
触发模式: Normal
触发源: SDA (CH1)
触发沿: 下降沿
触发电平: 1.65V (3.3V/2)
时基: 200μs/div
电压量程: 1V/div

正常波形应包含：起始条件（SDA 下降沿时 SCL 为高）、9 个 SCL 时钟周期（8 位数据 + 1 位 ACK）、停止条件（SDA 上升沿时 SCL 为高）。

4.4 电源时序验证：HDMI PHY 上电顺序

瑞芯微平台 HDMI TX PHY 对电源上电顺序有严格要求，违反时序可能导致 PHY 初始化失败、输出无信号或图像异常。

4.4.1 典型电源时序要求（以 RK3588 为例）

4.4.2 示波器测量方法

1. 使用 4 通道示波器，分别连接 VDD_HDMI_PLL、VDD_HDMI_IO、VDD_HDMI_5V、HPD。
2. 设置触发源为 VDD_HDMI_PLL（上升沿），时基 1ms/div。
3. 上电系统，捕获四路波形，检查各电源轨上升沿之间的延迟。
4. 使用光标测量各电源轨达到 90% 标称电压的时间点。

# 电源时序测量记录表示例
电源轨        达到 90% 时间    与 PLL 延迟    是否合规
VDD_HDMI_PLL  0.0ms           0μs            ✓
VDD_HDMI_IO   0.8ms           800μs          ✓ (< 1ms)
VDD_HDMI_5V   2.1ms           2.1ms          ✓ (> 1ms)
HPD           3.5ms           3.5ms          ✓ (> 2ms)

4.5 常见硬件故障速查表