1. RK3399 显示子系统概述：VOP、DP、HDMI、MIPI DSI、eDP 控制器架构与多路显示通道

RK3399 作为 Rockchip 面向高端平板、互动商显、边缘计算和 ARM 服务器的旗舰 SoC，其显示子系统在硬件层面原生支持三路独立显示通道。理解 VOP（Video Output Processor，视频输出处理器）与各物理显示接口（DP、HDMI、MIPI DSI、eDP）之间的拓扑关系，是后续配置 DMA-BUF 多屏异显的基础。

1.1 显示子系统整体架构

RK3399 显示子系统采用“VOP 多通道 + 独立 PHY”的分离式架构。VOP 负责从内存（通过 DMA-BUF 或 iommu）获取帧缓冲数据，完成图层合成、缩放、色彩转换后，将并行 RGB/LVDS 信号分发到对应的显示控制器（Display Controller，即 DP/HDMI/eDP/MIPI DSI 的 MAC 层），最终由 PHY 串化输出。

1.2 VOP 控制器详解

RK3399 集成 2 个 VOP：VOPB（Big VOP）和 VOPL（Little VOP）。两者在能力上存在差异，直接决定了多屏异显时分辨率和刷新率的分配策略。

1.3 显示控制器与物理接口

每个显示控制器负责将 VOP 输出的并行视频时序（VSYNC/HSYNC/DE/PCLK + RGB 数据）转换为对应接口标准的串行协议。RK3399 的显示控制器布局如下：

• DP 控制器： 符合 VESA DisplayPort 1.2 标准，支持 4 通道 HBR2（5.4 Gbps/通道），最大分辨率 4096x2160 @ 60Hz。内部集成 AUX 通道用于 EDID 读取和 DPCD 配置。
• HDMI 控制器： 符合 HDMI 2.0 标准，支持 TMDS 时钟高达 600 MHz，支持 4K @ 60Hz 4:4:4 8bit。集成 HDCP 2.2 引擎。
• MIPI DSI 控制器： 符合 MIPI DSI 1.3 标准，支持 4 通道，每通道最高 1.5 Gbps。支持视频模式（Burst/Non-Burst）和命令模式。
• eDP 控制器： 符合 VESA eDP 1.4 标准，支持 PSR（Panel Self Refresh）和快速链路训练。通常用于连接内置 LCD 面板。

1.4 多路显示通道与设备树绑定

RK3399 支持三路独立显示，但并非所有接口都能同时工作。硬件上存在引脚复用和时钟域隔离的限制。典型的多屏异显组合如下：

1.5 显示时钟树与像素时钟

每个 VOP 和显示控制器都有独立的 PLL 时钟源。RK3399 的显示时钟树结构如下：

• CPLL (Codec PLL)：通常用于音频和低速外设，也可作为 VOP 备用时钟。
• GPLL (General PLL)：通用 PLL，频率范围 24 MHz ~ 1.6 GHz，是 VOP 像素时钟的主要来源。
• NPLL (NIC PLL)：用于内存控制器和内部总线，也可为显示控制器提供参考时钟。
• VPLL (Video PLL)：专用视频 PLL，为 HDMI PHY 和 DP PHY 提供精确的 TMDS 或 Link 时钟。

在设备树中，时钟配置通常如下：

&vopb {
    status = "okay";
    assigned-clocks = &cru ACLK_VOP0, &cru HCLK_VOP0;
    assigned-clock-rates = <400000000>, <100000000>;
};

&hdmi {
    status = "okay";
    pinctrl-names = "default";
    pinctrl-0 = <&hdmi_cec &hdmi_hpd &hdmi_ddc>;
    rockchip,phy-table =
        <74250000 0x8000 0x0000 0x0000>,
        <165000000 0x8000 0x0000 0x0000>;
};

1.6 本章小结