3. 页表基础概念：页表层级、页大小、虚拟地址与物理地址

在 ARM64 架构中，MMU（内存管理单元）通过页表完成虚拟地址到物理地址的转换。页表是一个多级查找结构，其设计直接影响系统性能、内存开销和启动稳定性。本章深入剖析页表的层级结构、支持的页大小以及地址转换的核心机制，为后续 head.S 中的页表构建与故障排查奠定基础。

3.1 页表层级结构（L0/L1/L2/L3）

ARM64 使用最多 4 级页表：L0、L1、L2、L3。每一级页表包含若干页表项（PTE），每个 PTE 指向下一级页表的基地址或直接映射为一个大页（块）。页表级数由虚拟地址宽度和页大小共同决定。

3.2 页大小与页表级数的关系

ARM64 支持三种标准页大小：4KB、16KB、64KB。页大小决定了虚拟地址中页内偏移的位数，进而影响页表级数和每级索引的位数。

3.3 虚拟地址与物理地址的转换过程

ARM64 的地址转换核心是 多级页表查找。CPU 将虚拟地址分解为多个索引字段，依次遍历各级页表，最终得到物理页帧号（PFN），再与页内偏移拼接形成完整的物理地址。

3.4 页表项（PTE）的关键字段

每个页表项（PTE）是一个 64 位描述符，包含物理地址、访问权限、内存属性等关键信息。理解 PTE 的布局对于调试页表错误至关重要。

3.5 页表对齐与内存布局要求

ARM64 要求页表基地址必须按页大小对齐。例如，4KB 页的页表基地址必须 4KB 对齐（低 12 位为 0）。此外，各级页表在内存中的布局必须连续，且不能跨越页边界。

• L0 页表： 必须 4KB 对齐，包含 512 个 PTE（4KB 页时）。
• L1 页表： 必须 4KB 对齐，包含 512 个 PTE。
• L2 页表： 必须 4KB 对齐，包含 512 个 PTE。
• L3 页表： 必须 4KB 对齐，包含 512 个 PTE。

.balign 4096
L0_page_table:
  .space 4096   // 512 个 PTE，每个 8 字节

3.6 页表构建的典型流程

在 ARM64 启动早期，head.S 构建页表通常遵循以下步骤：

1. 清零页表区域： 使用 dc zva 或 stp xzr, xzr, [x0], #16 循环清零。
2. 填充 L0 表项： 指向 L1 页表基地址，设置有效位和访问权限。
3. 填充 L1 表项： 指向 L2 页表基地址，或直接映射为 2MB 块（如果使用块映射）。
4. 填充 L2 表项： 指向 L3 页表基地址，或直接映射为 1GB 块。
5. 填充 L3 表项： 映射 4KB 页，设置物理地址、权限和内存属性。
6. 设置 TTBR0_EL1： 将 L0 页表基地址写入 TTBR0_EL1。
7. 使能 MMU： 设置 SCTLR_EL1.M 位，执行 ISB 和 DSB 同步。