1. PCIe 概述：总线演进、核心差异与拓扑结构
PCI Express（PCIe）自 2003 年诞生以来，已成为现代计算机系统中事实上的高速互连标准。本章从发展历史、与 PCI 的对比以及拓扑结构三个维度，建立对 PCIe 总线的系统性认知，为后续深入 ioremap 地址映射 与 BAR 空间解析 打下基础。
1.1 PCIe 总线的发展历史
PCIe 的演进始终围绕 带宽翻倍、延迟降低 和 协议增强 三条主线。下表总结了各代次的关键参数：
| 代次 | 发布年份 | 单 Lane 速率 (GT/s) | 编码方式 | x16 单向带宽 (GB/s) | 主要改进 |
|---|---|---|---|---|---|
| PCIe 1.x | 2003 | 2.5 | 8b/10b | 4.0 | 替代 PCI/AGP，点对点串行 |
| PCIe 2.x | 2007 | 5.0 | 8b/10b | 8.0 | 速率翻倍，兼容 1.x |
| PCIe 3.x | 2010 | 8.0 | 128b/130b | 15.8 | 编码效率提升，功耗优化 |
| PCIe 4.0 | 2017 | 16.0 | 128b/130b | 31.5 | 面向 GPU/SSD 高带宽需求 |
| PCIe 5.0 | 2019 | 32.0 | 128b/130b | 63.0 | 数据中心、AI 加速器 |
| PCIe 6.0 | 2022 | 64.0 | PAM4 + FLIT | 126.0 | PAM4 信号，前向纠错 |
关键洞察： 从 PCIe 3.0 开始，编码方式从 8b/10b 升级为 128b/130b，有效带宽利用率从 80% 提升至约 98.4%，这是驱动速率持续翻倍但功耗可控的核心原因。
1.2 PCIe 与 PCI 的本质区别
PCIe 并非 PCI 的简单提速版本，而是从 总线架构、通信模型 到 电气特性 的彻底重构。下表列出关键差异：
| 对比维度 | PCI（并行总线） | PCIe（串行点对点） | 对驱动开发的影响 |
|---|---|---|---|
| 拓扑结构 | 共享多分支总线 | 交换式点对点 | PCIe 无需考虑总线仲裁 |
| 数据传输 | 并行 32/64 bit | 串行差分 Lane | PCIe 支持 Lane 捆绑（x1/x4/x8/x16） |
| 地址空间 | 独立 I/O + 内存空间 | 统一内存映射（MMIO 为主） | PCIe 设备 BAR 多映射到内存域 |
| 配置空间 | 256 字节（固定） | 4 KB（扩展配置空间） | PCIe 支持 Extended Capability 链表 |
| 中断机制 | INTx 共享中断线 | MSI/MSI-X 消息中断 | PCIe 驱动优先使用 MSI-X |
| 热插拔 | 原生不支持 | 原生支持（Native Hot Plug） | 驱动需处理热插拔事件 |
驱动开发提示： PCIe 设备配置空间的前 256 字节与 PCI 兼容，但 256~4095 字节为 PCIe 扩展空间，包含 Power Management、MSI/MSI-X、Advanced Error Reporting 等关键 Capability 结构。ioremap 映射 BAR 时，必须通过配置空间获取 BAR 基址和类型。
1.3 PCIe 拓扑结构
PCIe 采用 树形分层拓扑，由三种基本组件构成：根复合体（Root Complex, RC）、交换器（Switch） 和 端点（Endpoint, EP）。下图展示了典型拓扑：
1.4 拓扑组件详解
- 根复合体 (Root Complex, RC)：CPU 与 PCIe 域之间的桥梁。RC 内部集成 内存控制器、中断控制器 和 DMA 引擎。在 x86 系统中，RC 通常位于 CPU 内部或芯片组（PCH）中。RC 负责将 CPU 发起的 内存访问 转换为 PCIe 事务层包（TLP），并将设备发起的 DMA 写/读 请求转发给内存子系统。
- 交换器 (Switch)：由 一个上游端口 和 多个下游端口 组成，负责在多个端点之间路由 TLP。交换器内部包含 虚拟通道 (VC) 和 仲裁逻辑，支持 等时传输 和 优先级管理。交换器对软件透明——驱动只能看到其下游挂载的端点，无法直接配置交换器内部寄存器。
- 端点 (Endpoint, EP)：功能设备，如 GPU、NVMe SSD、网卡、FPGA 加速卡。端点内部包含 配置空间、BAR 寄存器、MSI/MSI-X 中断逻辑 和 DMA 引擎。驱动通过 ioremap 将端点的 BAR 空间映射到内核虚拟地址空间，从而访问设备寄存器或数据缓冲区。
常见误区： 初学者常将 PCIe 交换器误认为“Hub”或“桥接器”。实际上，PCIe 交换器是一个 多端口分组交换网络，内部采用 基于 ID 的路由（Bus/Device/Function 编号），而非 PCI 时代的地址解码路由。交换器不参与地址转换，只负责 TLP 转发。
1.5 地址域与事务路由
PCIe 定义了三种地址域，驱动开发中必须区分：
| 地址域 | 描述 | 驱动使用场景 |
|---|---|---|
| 配置域 | 通过 Bus/Device/Function (BDF) 访问设备配置空间 | 枚举设备、读取 BAR、配置 MSI-X |
| 内存域 | 设备 BAR 映射到系统物理地址空间 | ioremap 后通过 MMIO 访问设备寄存器 |
| I/O 域 | 传统 x86 I/O 端口空间（PCIe 中已不推荐） | 仅兼容旧设备，新驱动应避免使用 |
事务路由遵循以下层级：
- 配置事务：基于 BDF 路由，由 RC 发起，遍历总线树完成设备枚举。
- 内存事务：基于地址路由，交换器根据下游端口映射的 内存基址/限长 决定转发路径。
- I/O 事务：类似内存事务，但仅用于 I/O 域（x86 架构保留）。
- 消息事务：用于中断（MSI/MSI-X）、错误报告、电源管理等，基于广播或定向路由。
ioremap 前置知识： 当驱动调用
pci_ioremap_bar() 时，内核首先从配置空间读取 BAR 寄存器，获取设备请求的 物理地址基址 和 地址空间类型（内存或 I/O）。然后通过 ioremap() 建立页表映射，使驱动可以在内核虚拟地址空间直接访问设备寄存器。这一过程完全依赖于本章所述的拓扑结构和地址域划分。