PCIe 配置空间与 Bus Master Enable 位详解

在深入分析 pci_set_master 关闭后 DMA 超时的故障之前，必须首先理解 PCIe 配置空间的结构以及 Bus Master Enable（BME）位的确切位置与作用。BME 位是控制设备能否作为总线主控发起 Memory 或 I/O 事务的关键开关，其状态直接决定了 DMA 传输的合法性。

2.1 PCIe 配置空间结构概述

每个 PCIe 功能（Function）都拥有独立的 4KB 配置空间，其中前 256 字节（Offset 0x00–0xFF）与 PCI 兼容，后 256 字节（Offset 0x100–0xFFF）为 PCIe 扩展配置空间。故障排查中，我们最关注的是前 64 字节的 Header Type 0（适用于 Endpoint 设备）。

2.2 Bus Master Enable 位（BME）的位置与含义

BME 位位于 Command Register（偏移 0x04）的 Bit 2。该寄存器是 16 位宽，软件通过读写该寄存器控制设备的基本行为。

Command Register (Offset 0x04, 16-bit)
Bit 位域:
15  14  13  12  11  10  9   8   7   6   5   4   3   2   1   0
+---+---+---+---+---+---+---+---+---+---+---+---+---+---+---+---+
|   |   |   |   |   |   |   |   |   |   |   |   |   | B |   |   |
|   |   |   |   |   |   |   |   |   |   |   |   |   | M |   |   |
|   |   |   |   |   |   |   |   |   |   |   |   |   | E |   |   |
+---+---+---+---+---+---+---+---+---+---+---+---+---+---+---+---+

Bit 2 (Bus Master Enable):
  0 = 设备不能作为总线主控发起 Memory/IO 事务（DMA 被禁止）
  1 = 设备可以作为总线主控发起 Memory/IO 事务（DMA 被允许）

2.3 BME 位与 DMA 传输的硬件依赖关系

下图展示了 BME 位在 PCIe 事务层中的控制位置。设备内部 DMA 引擎必须采样 BME 状态，只有 BME=1 时，DMA 读/写请求才能被封装为 TLP 发送到链路。

2.4 软件操作 BME 位的典型路径

在 Linux 内核中，pci_set_master() 和 pci_clear_master() 是操作 BME 位的标准接口。理解其底层实现有助于定位问题。

// 内核源码示例：drivers/pci/pci.c
void pci_set_master(struct pci_dev *dev)
{
    u16 cmd;
    pci_read_config_word(dev, PCI_COMMAND, &cmd);  // 读取 Command Register
    cmd |= PCI_COMMAND_MASTER;                     // 设置 Bit 2
    pci_write_config_word(dev, PCI_COMMAND, cmd);  // 写回
    dev->is_busmaster = 1;
}

void pci_clear_master(struct pci_dev *dev)
{
    u16 cmd;
    pci_read_config_word(dev, PCI_COMMAND, &cmd);  // 读取 Command Register
    cmd &= ~PCI_COMMAND_MASTER;                    // 清除 Bit 2
    pci_write_config_word(dev, PCI_COMMAND, cmd);  // 写回
    dev->is_busmaster = 0;
}

2.5 BME 位与 DMA 超时的因果关系总结