4. DMA基础概念：DMA控制器工作原理、DMA传输类型与Cache一致性挑战

DMA（Direct Memory Access，直接存储器访问）是嵌入式Linux系统中实现高性能数据搬运的核心硬件机制。它允许外设或内存之间直接交换数据，而无需CPU逐字节参与，从而将CPU从繁重的数据拷贝任务中解放出来，专注于控制逻辑与协议处理。本章将深入剖析DMA控制器的工作原理、三种典型传输类型，以及驱动开发中必须面对的Cache一致性挑战。

4.1 DMA控制器工作原理

DMA控制器是系统中独立于CPU的总线主控设备，它拥有自己的地址寄存器、字节计数寄存器和控制状态寄存器。一次典型的DMA传输由以下阶段构成：

1. 初始化阶段：CPU配置DMA控制器的源地址、目的地址、传输长度和传输方向。
2. 请求阶段：外设通过硬件信号（DMA请求线）或软件触发启动传输。
3. 传输阶段：DMA控制器获得总线控制权，在源与目的之间直接搬运数据，每传输一个单元（字节/字/双字）后更新地址和计数。
4. 完成阶段：当计数寄存器归零时，DMA控制器向CPU发出中断信号，通知传输完成。

4.2 DMA传输类型

根据数据传输的源和目的设备类型，DMA传输可分为三种基本模式。理解这些模式对于驱动工程师选择正确的DMA映射方式和API至关重要。

4.3 Cache一致性挑战

Cache一致性是DMA驱动开发中最容易出错、最难调试的问题之一。CPU通过Cache缓存内存数据以加速访问，而DMA控制器直接访问物理内存，不经过Cache。这种“CPU看到的数据”与“DMA看到的数据”之间的差异，就是Cache一致性问题。

4.3.1 问题场景分析

4.3.2 解决方案：一致性DMA与流式DMA

Linux内核提供两种DMA缓冲区管理策略来应对Cache一致性挑战：

• 一致性DMA（Coherent DMA）：通过 dma_alloc_coherent() 分配，保证CPU和DMA看到的是同一份数据。底层实现通常通过禁用Cache（非Cacheable页表属性）或硬件Cache一致性协议（如ARM的ACE/CHI）来达成。适用于长期共享的缓冲区，但分配开销较大。
• 流式DMA（Streaming DMA）：通过 dma_map_single() / dma_unmap_single() 管理，在每次传输前后显式地进行Cache维护（回写或无效化）。适用于短时、频繁的传输，性能更高但需要驱动工程师手动管理同步点。

4.3.3 驱动中的Cache同步操作

在流式DMA模式下，驱动工程师必须在正确的时机调用Cache同步函数。以下是一个典型的外设到内存（DMA接收）的代码模板：

/* 外设到内存：DMA接收数据 */
/* 1. 映射缓冲区给DMA使用 */
dma_addr_t dma_handle;
dma_handle = dma_map_single(dev, buffer, size, DMA_FROM_DEVICE);

/* 2. 启动DMA传输（硬件操作） */
start_dma_transfer(dma_handle, size);

/* 3. 等待DMA传输完成（中断或轮询） */
wait_for_dma_completion();

/* 4. 同步Cache：使CPU Cache无效化，确保读取到DMA写入的最新数据 */
dma_sync_single_for_cpu(dev, dma_handle, size, DMA_FROM_DEVICE);

/* 5. 现在CPU可以安全地读取buffer中的数据 */
process_data(buffer);

/* 6. 解除映射 */
dma_unmap_single(dev, dma_handle, size, DMA_FROM_DEVICE);

4.3.4 不同架构的Cache一致性差异