1. 中断控制器概述

1.1 中断控制器在计算机系统中的作用

中断控制器是计算机系统中连接外设与 CPU 的关键硬件单元，负责管理、仲裁和分发中断请求。在嵌入式系统与 Linux 内核启动流程中，中断控制器的正确初始化是系统能够响应外设事件、实现抢占式多任务与实时性的前提。

中断控制器承担以下核心职责：

• 中断信号采集：接收来自多个外设（如 UART、Timer、GPIO、DMA）的硬件中断请求线（IRQ）。
• 优先级仲裁：当多个中断同时到达时，根据预设优先级选择最高优先级的中断提交给 CPU。
• 中断屏蔽与使能：允许软件按需开启或关闭特定中断源，实现精细化的中断控制。
• 中断分发与路由：在多核系统中，将中断定向到指定的 CPU 核心，支持亲和性设置。
• 中断状态管理：记录中断的挂起（Pending）、活动（Active）与完成（Completed）状态，供软件查询。

1.2 中断控制器与 CPU 的交互方式

中断控制器与 CPU 之间的交互遵循一套标准的硬件握手协议，典型流程如下：

1. 外设触发中断：外设将中断请求线（IRQ）置为有效电平或产生上升沿。
2. 中断控制器锁存与仲裁：中断控制器检测到有效中断，锁存中断源编号，并根据优先级仲裁选出当前最高优先级中断。
3. 向 CPU 发送中断信号：中断控制器通过专用中断引脚（如 nIRQ、nFIQ）或消息信号中断（MSI）通知 CPU。
4. CPU 响应中断：CPU 在指令边界检查中断引脚，若中断使能且未屏蔽，则保存当前上下文（PC、PSR 等），跳转到中断向量表（Vector Table）对应的入口地址。
5. 读取中断号：在中断服务例程（ISR）中，CPU 通过读取中断控制器的中断号寄存器（如 GICC_IAR）获取具体中断源。
6. 执行中断处理：CPU 根据中断号调用对应的处理函数。
7. 结束中断（EOI）：处理完成后，CPU 向中断控制器写入中断结束标志（如 GICC_EOIR），通知控制器可以发送下一个中断。

下表总结了中断控制器与 CPU 交互中的关键信号与寄存器：

1.3 中断控制器的发展历史

中断控制器从简单的可编程中断控制器（PIC）演进到如今功能强大的通用中断控制器（GIC），其发展历程反映了计算机系统对中断处理能力需求的不断提升。

1.4 中断控制器在 Linux 内核启动中的角色

在 Linux 内核启动的早期阶段，中断控制器的初始化是 arch_init_irq() 或 init_IRQ() 流程的核心任务。其初始化顺序直接影响后续所有设备驱动的中断注册与响应能力。

典型的中断控制器初始化流程包括：

• 设备树解析：从 DTB 中读取中断控制器节点，获取寄存器基地址、中断类型、CPU 接口信息。
• 寄存器映射：通过 ioremap() 将中断控制器的 MMIO 地址空间映射到内核虚拟地址空间。
• 硬件初始化：配置中断分发器（Distributor）和 CPU 接口（CPU Interface），设置默认优先级、中断分组、使能控制。
• 中断域创建：建立 irq_domain，将硬件中断号映射到 Linux 的 IRQ 编号。
• 中断控制器注册：调用 irq_chip 注册函数，将中断控制器操作集（如 irq_mask、irq_unmask、irq_ack）挂入内核中断子系统。

下表总结了不同中断控制器在 Linux 内核中的对应驱动文件与初始化函数：