4. 标准页与 HugePages 对比：4KB vs 2MB/1GB

页表是 CPU 将虚拟地址转换为物理地址的核心数据结构。标准 4KB 页与 HugePages（2MB / 1GB）在页表深度、TLB 覆盖范围、内存碎片和分配开销上存在本质差异。本节从页表项数量、TLB 命中率、内存开销三个维度进行定量对比。

4.1 页表层级与页表项数量对比

在 x86-64 架构下，标准 4KB 页使用 4 级页表（PML4 → PDPT → PD → PT），而 2MB HugePages 仅需 3 级（PML4 → PDPT → PD），1GB HugePages 仅需 2 级（PML4 → PDPT）。页表层级越少，TLB miss 时硬件遍历页表的步数越少，延迟越低。

4.2 页表结构对比 SVG

下图展示了 4KB 标准页与 2MB HugePages 在页表遍历路径上的差异。HugePages 跳过了最后一级页表（PT），直接由页目录项指向 2MB 物理大页。

4.3 TLB 覆盖范围对比

TLB 是 CPU 内部的页表缓存，容量有限（通常 L1 TLB 64~128 项，L2 TLB 512~2048 项）。使用大页可以显著扩大单条 TLB 的覆盖范围，提升工作集命中率。

• 4KB 页： 64 项 L1 TLB 覆盖 64 × 4KB = 256KB；512 项 L2 TLB 覆盖 512 × 4KB = 2MB。
• 2MB HugePages： 64 项 L1 TLB 覆盖 64 × 2MB = 128MB；512 项 L2 TLB 覆盖 512 × 2MB = 1GB。
• 1GB HugePages： 仅需 1 项 TLB 即可覆盖 1GB 连续内存，几乎消除 TLB miss。

4.4 页表项数量定量计算

假设系统物理内存为 64GB，全部使用同一页大小，计算所需页表项总数（含中间级页表）：

# 标准 4KB 页
页框数 = 64GB / 4KB = 16,777,216
PT 项数 = 16,777,216
PD 项数 = ceil(16,777,216 / 512) = 32,768
PDPT 项数 = ceil(32,768 / 512) = 64
PML4 项数 = ceil(64 / 512) = 1
总页表项 ≈ 16,777,216 + 32,768 + 64 + 1 = 16,810,049

# 2MB HugePages
大页数 = 64GB / 2MB = 32,768
PD 项数 = 32,768
PDPT 项数 = ceil(32,768 / 512) = 64
PML4 项数 = ceil(64 / 512) = 1
总页表项 ≈ 32,768 + 64 + 1 = 32,833

# 1GB HugePages
大页数 = 64GB / 1GB = 64
PDPT 项数 = 64
PML4 项数 = ceil(64 / 512) = 1
总页表项 ≈ 64 + 1 = 65

4.5 内存碎片与分配开销对比

4.6 页表遍历延迟对比 SVG

下图对比了 4KB 页与 2MB HugePages 在 TLB miss 后的页表遍历延迟（假设每次内存访问延迟为 100ns）。

4.7 选择建议

• 数据库 / OLTP： 推荐 2MB HugePages，兼顾覆盖范围与分配灵活性。
• HPC / 科学计算： 推荐 1GB HugePages，最大化 TLB 覆盖，减少页表遍历开销。
• 虚拟化（KVM）： 宿主机使用 2MB HugePages 作为透明大页或显式大页，客户机透传大页。
• 桌面 / 通用服务器： 保持 4KB 标准页或启用透明大页（THP），避免大页内碎片浪费。