4. TLB Miss 分类与处理：硬件处理与软件处理（MIPS 风格）及代价分析

TLB Miss 是虚拟内存系统中仅次于 Cache Miss 的关键性能事件。根据触发原因和处理方式，TLB Miss 可分为多种类型。本章深入分析 TLB Miss 的分类、MIPS 风格的软件处理路径，以及 Miss 代价的量化模型。

4.1 TLB Miss 分类

TLB Miss 按触发场景和可恢复性分为以下三类：

4.2 TLB Miss 的硬件处理

硬件 TLB Miss 处理（Hardware TLB Fill）是现代高性能处理器（如 x86-64、ARMv8-A）的默认方案。核心流程如下：

1. TLB 查找失败：MMU 检测到虚拟地址在 TLB 中无匹配项。
2. 硬件页表遍历器（HW Page Table Walker）：自动遍历多级页表，从内存中读取 PTE。
3. 权限与有效性检查：硬件检查 PTE 的 Present、Read/Write/Execute 位。
4. TLB 填充：若 PTE 有效，硬件直接将 PTE 写入 TLB 并重试原指令。
5. 异常触发：若 PTE 无效或权限违例，硬件触发缺页异常或保护异常。

4.3 TLB Miss 的软件处理（MIPS 风格）

MIPS 架构采用纯软件 TLB Miss 处理方案。当 TLB Miss 发生时，处理器不自动遍历页表，而是触发一个特殊的异常——TLB Refill Exception，将控制权交给操作系统内核的 TLB Refill Handler。

4.3.1 MIPS TLB 软件处理流程

1. TLB Miss 触发：MMU 检测到 TLB 未命中，硬件自动将引发 Miss 的虚拟地址存入 BadVAddr 寄存器。
2. 异常向量跳转：处理器跳转到 0x80000000（TLB Refill 异常入口），保存 EPC 和异常原因。
3. 软件页表遍历：内核的 Refill Handler 读取当前进程的页表基址（PageTableBase），计算 PTE 地址并加载。
4. TLB 写入：使用 tlbwr（写随机槽位）或 tlbwi（写指定槽位）指令将 PTE 写入 TLB。
5. 异常返回：执行 eret 指令，恢复被中断的指令流。

4.3.2 MIPS TLB Refill Handler 代码示例

# MIPS TLB Refill Handler (简化版)
# 假设页表为单级，页表基址存储在 CP0 Context 寄存器
TLB_Refill:
    mfc0    k0, $Context        # 读取页表基址
    mfc0    k1, $BadVAddr       # 读取引发 Miss 的虚拟地址
    srl     k1, k1, 12          # 右移 12 位，得到 VPN
    sll     k1, k1, 2           # 乘以 4，得到 PTE 偏移
    addu    k0, k0, k1          # 计算 PTE 物理地址
    lw      k0, 0(k0)           # 加载 PTE
    tlbwr                       # 写入 TLB 随机槽位
    eret                        # 返回用户态

4.4 TLB Miss 的代价分析

TLB Miss 的代价由多个因素决定，包括 Miss 类型、处理方式、内存层次延迟和 TLB 规格。以下是量化分析：

4.4.1 代价组成模型

4.4.2 影响 TLB Miss 代价的关键因素

• TLB 规格：TLB 容量（条目数）和相联度直接影响 Miss 率。更大的 TLB 减少 Miss 次数，但增加查找延迟。
• 页大小：大页（2MB/1GB）覆盖更大的虚拟地址空间，显著降低 TLB Miss 率。例如，使用 2MB 大页可减少 512 倍 TLB 压力。
• 页表级数：4 级页表（x86-64）需要 4 次内存访问完成遍历；2 级页表（ARMv8 大页）仅需 2 次。
• Cache 命中率：页表遍历过程中的内存访问可能命中 L1/L2/L3 Cache，大幅降低延迟。若 PTE 在 L1 Cache 中，遍历代价可降至 4～5 个周期。
• TLB 替换策略：LRU 策略优于随机替换，但硬件实现成本更高。MIPS 的随机替换策略可能导致频繁的“抖动”现象。

4.4.3 TLB Miss 代价的 Amdahl 定律视角

假设系统 TLB Miss 率为 r，每次 Miss 代价为 C 周期，则 TLB Miss 造成的性能损失为：

性能损失 = r × C
有效 CPI = 基础 CPI + r × C

例如，基础 CPI=1.0，TLB Miss 率=1%，硬件处理代价=10 周期，则有效 CPI=1.0 + 0.01×10 = 1.1，性能损失 10%。若使用软件处理（代价=50 周期），有效 CPI=1.0 + 0.01×50 = 1.5，性能损失 50%。

4.5 硬件处理 vs 软件处理：综合对比