3. 无GPU硬件特点：简单帧缓冲（Framebuffer）硬件的工作原理与寄存器编程

在无GPU的嵌入式平台（如ARM Cortex-M系列、RISC-V SoC、部分低功耗FPGA SoC）上，显示输出通常由显示控制器（Display Controller）直接驱动。该控制器内部集成了一组简单的帧缓冲（Framebuffer）逻辑，无需复杂的3D/2D加速引擎。理解其工作原理与寄存器编程是DRM驱动开发的基础。

3.1 帧缓冲硬件架构

帧缓冲本质上是系统内存（或专用SRAM）中的一块连续区域，用于存储每个像素的颜色数据。显示控制器通过DMA（直接内存访问）方式，以固定帧率（如60Hz）从该区域读取数据，并按照时序协议（如RGB、LVDS、MIPI-DSI）发送给显示面板。

3.2 关键寄存器组

无GPU显示控制器的寄存器编程接口通常遵循以下分类。以典型的STMicroelectronics LTDC或NXP eLCDIF控制器为例，核心寄存器包括：

3.3 时序配置与像素时钟计算

显示时序由一组参数精确控制，这些参数直接映射到寄存器值。以800×480 @ 60Hz的典型LCD屏为例：

• 水平总周期 = H_ACTIVE + H_FRONT_PORCH + H_SYNC + H_BACK_PORCH
• 垂直总周期 = V_ACTIVE + V_FRONT_PORCH + V_SYNC + V_BACK_PORCH
• 像素时钟频率 = 水平总周期 × 垂直总周期 × 刷新率

3.4 寄存器编程示例

以下代码展示如何初始化一个典型的无GPU显示控制器（伪代码风格，适配实际硬件寄存器偏移）：

/* 定义寄存器偏移 */
#define REG_CR         0x00
#define REG_FBAR       0x04
#define REG_HSYNC      0x08
#define REG_VSYNC      0x0C
#define REG_HBP        0x10
#define REG_VBP        0x14
#define REG_HFP        0x18
#define REG_VFP        0x1C
#define REG_PIXCLK     0x20
#define REG_BCR        0x24

/* 初始化显示控制器 */
void display_controller_init(void __iomem *base, 
                             struct display_timing *timing,
                             dma_addr_t fb_phys_addr)
{
    /* 1. 软复位控制器 */
    writel(0x01, base + REG_CR);
    udelay(10);
    writel(0x00, base + REG_CR);

    /* 2. 设置帧缓冲物理地址 */
    writel(fb_phys_addr, base + REG_FBAR);

    /* 3. 配置水平时序 */
    writel(timing->h_sync_len,  base + REG_HSYNC);
    writel(timing->h_back_porch, base + REG_HBP);
    writel(timing->h_front_porch, base + REG_HFP);

    /* 4. 配置垂直时序 */
    writel(timing->v_sync_len,  base + REG_VSYNC);
    writel(timing->v_back_porch, base + REG_VBP);
    writel(timing->v_front_porch, base + REG_VFP);

    /* 5. 设置像素时钟分频 */
    writel(timing->pixel_clock_div, base + REG_PIXCLK);

    /* 6. 设置背景颜色为黑色 */
    writel(0x000000, base + REG_BCR);

    /* 7. 使能控制器（选择RGB565格式） */
    writel(0x03, base + REG_CR);  /* bit0: 使能, bit1: RGB565 */
}

3.5 帧缓冲格式与内存布局

无GPU硬件通常只支持有限的像素格式。最常用的两种格式为：

帧缓冲的行跨度（stride/pitch）必须与硬件对齐要求匹配。例如，某些控制器要求每行起始地址对齐到16字节：

/* 计算行跨度 */
unsigned int stride = width * bytes_per_pixel;
/* 对齐到16字节 */
stride = ALIGN(stride, 16);
/* 帧缓冲总大小 */
unsigned int fb_size = stride * height;

3.6 双缓冲与防撕裂（VBlank同步）

无GPU平台实现双缓冲需要CPU手动管理两个帧缓冲区域：

1. 前端缓冲（Front Buffer）：当前正在被显示控制器读取并输出的区域。
2. 后端缓冲（Back Buffer）：CPU正在渲染的新帧区域。

切换过程通过VBlank中断同步：

• 显示控制器在每帧结束（VBlank期间）触发中断。
• CPU在中断处理函数中更新帧缓冲地址寄存器（FBAR），指向后端缓冲。
• 交换前后端缓冲指针，准备下一帧渲染。

3.7 无GPU硬件的局限性总结