2. 嵌入式显示系统架构：CPU、GPU、显示控制器与LCD面板的连接方式
嵌入式显示系统的核心任务是将应用处理器生成的图像数据，高效、实时地传输到LCD面板上显示。这一过程涉及CPU、GPU、显示控制器（Display Controller）和LCD面板四个关键组件，它们通过特定的总线拓扑和数据通道协同工作。理解这一架构是优化DMA传输与显示数据搬运效率的前提。
2.1 系统架构总览：四层数据流模型
从数据流的角度，嵌入式显示系统可抽象为四个层次：
- 数据源层：CPU（中央处理器）与GPU（图形处理器）负责生成或处理帧缓冲区（Framebuffer）中的像素数据。
- 存储层：系统内存（DRAM/SRAM）或专用显存，用于暂存帧缓冲区。
- 传输与控制层：显示控制器（Display Controller）通过DMA引擎从存储层搬运数据，并转换为LCD面板所需的时序信号。
- 显示层：LCD面板及其驱动IC（Source Driver/Gate Driver）接收并行或串行像素流，完成像素点亮。
关键概念： 显示控制器是嵌入式系统的“显示大脑”，它独立于CPU运行，通过DMA自动搬运数据，使CPU能专注于应用任务。
2.2 核心组件详解
2.2.1 CPU与GPU的角色分工
| 组件 | 主要职责 | 数据搬运特点 | 典型场景 |
|---|---|---|---|
| CPU | UI合成、2D图形绘制、帧缓冲区更新 | 通过内存拷贝（memcpy）或PIO方式写入帧缓冲区，效率较低 | 静态界面、文本渲染、小尺寸图像更新 |
| GPU | 3D渲染、硬件加速合成、图像缩放/旋转 | 通过专用显存或系统内存DMA写入帧缓冲区，并行度高 | 游戏、动画、视频播放、复杂UI特效 |
性能提示： 在无GPU的低成本MCU系统中，CPU直接操作帧缓冲区是主要瓶颈。引入DMA+显示控制器后，CPU只需更新脏矩形区域，而非整帧搬运，可降低80%以上的CPU占用。
2.2.2 显示控制器（Display Controller）
显示控制器是连接内存与LCD面板的桥梁，其核心功能包括：
- DMA引擎：从系统内存中指定的帧缓冲区地址，按行/块自动搬运像素数据。
- 时序发生器：产生VSYNC（垂直同步）、HSYNC（水平同步）、DE（数据使能）、DCLK（像素时钟）等标准LCD接口时序。
- 数据格式转换：支持RGB565、RGB888、ARGB8888等像素格式，并转换为LCD面板所需的并行RGB或串行（MIPI DSI/LVDS）接口格式。
- 图层混合：支持多个硬件图层（如主层、光标层、背景层）的Alpha混合与叠加。
2.3 连接方式：从并行到串行的演进
LCD面板与显示控制器之间的物理接口决定了数据传输的带宽和引脚数量。以下是三种主流连接方式的对比：
| 接口类型 | 信号线数量 | 最大带宽（典型） | 传输距离 | 典型应用 |
|---|---|---|---|---|
| 并行RGB（TTL） | 24~28（RGB888 + 同步信号） | ~150 Mbps @ 50MHz | < 10 cm | 小尺寸MCU屏、低成本方案 |
| MIPI DSI（串行） | 2~4 Lane（每Lane 2线差分） | ~1 Gbps/Lane @ 500MHz | < 30 cm | 智能手机、平板、高端嵌入式 |
| LVDS（低压差分） | 4~8对差分线 | ~800 Mbps/Link | < 5 m | 工业显示、车载、大尺寸面板 |
设计注意： 并行RGB接口虽然简单，但在高分辨率（如1024×600以上）时，EMI干扰严重且布线困难。MIPI DSI通过差分串行传输，在相同带宽下引脚数减少60%以上，是当前嵌入式显示的主流选择。
2.4 数据搬运路径与瓶颈分析
从CPU/GPU到LCD面板的完整数据搬运路径中，存在三个关键瓶颈点：
- 内存带宽瓶颈：系统总线（如AXI/AHB）的带宽决定了DMA能从内存读取多快。例如，32位@100MHz AHB总线理论带宽仅400 MB/s，对于1080p@60fps（需约3.7 Gbps）可能不足。
- DMA引擎效率：DMA的突发传输长度（Burst Length）和行缓冲大小直接影响搬运效率。短突发会导致总线仲裁开销增加。
- LCD接口带宽：物理接口的时钟频率和Lane数决定了最终像素输出速率。例如，4-Lane MIPI DSI @ 500MHz可提供约2 Gbps带宽，足以支撑1080p@60fps。
2.5 典型嵌入式显示系统拓扑
根据应用场景的不同，嵌入式显示系统存在三种典型拓扑结构：
| 拓扑类型 | 架构描述 | 优势 | 劣势 | 典型芯片 |
|---|---|---|---|---|
| MCU+内置LCD控制器 | MCU内部集成显示控制器和DMA，直接驱动并行RGB或SPI接口LCD | 成本低、功耗低、设计简单 | 分辨率受限（通常≤480×320）、刷新率低 | STM32F4/F7、ESP32-S3 |
| MPU+外部显示控制器 | 应用处理器通过并行总线或PCIe连接独立显示控制器芯片 | 分辨率高、支持多屏、灵活性好 | BOM成本高、PCB布局复杂 | i.MX8 + ADV7511（HDMI） |
| SoC集成GPU+显示控制器 | 高性能SoC内部集成GPU、显示控制器和MIPI DSI/LVDS PHY | 带宽高、延迟低、支持复杂UI | 功耗较高、开发复杂度大 | RK3588、全志V系列、高通骁龙 |
架构选择建议： 对于电池供电的便携设备，优先选择SoC集成方案以减少外部器件；对于工业控制面板，MCU+内置LCD控制器即可满足需求，且开发周期短。DMA传输优化在SoC集成方案中收益最大，因为其内存带宽和DMA引擎可配置性更高。