1. 功耗优化概述：移动设备与嵌入式系统的功耗挑战
1.1 功耗挑战的根源
在移动设备与嵌入式系统中，功耗是制约性能、续航与散热的核心瓶颈。随着制程工艺逼近物理极限，单位面积的热密度持续攀升，而电池能量密度增长缓慢，导致“功耗墙”问题日益突出。
核心矛盾： 用户期望“高性能 + 长续航 + 小体积”，但物理定律决定了这三者无法同时满足。功耗优化就是在性能与能耗之间寻找最佳平衡点。
主要功耗挑战
| 挑战维度 | 具体表现 | 典型场景 |
|---|---|---|
| 热约束 | 芯片温度超过85°C时，可靠性急剧下降，必须降频 | 手机游戏、无人机飞行控制 |
| 电池续航 | 电池容量年增长仅5%，而SoC功耗年增长约15% | 智能手表、IoT传感器 |
| 峰值功率 | 瞬时电流超过电池或PMIC供电能力，导致电压跌落 | 4G/5G通信突发、摄像头启动 |
| 静态泄漏 | 先进制程下，泄漏功耗占比可达总功耗的30%~50% | 待机、深度睡眠 |
1.2 DVFS技术的核心思想
DVFS（Dynamic Voltage and Frequency Scaling，动态电压频率调节） 是功耗优化的基石技术。其核心思想是：根据实时负载需求，动态调整CPU/GPU的工作电压与运行频率，在满足性能要求的前提下，最小化功耗。
功耗与频率、电压的关系
CMOS电路的动态功耗公式为：
P_dynamic = α · C · V² · f其中：
- α：活动因子（翻转率）
- C：负载电容
- V：工作电压
- f：工作频率
关键洞察： 功耗与电压呈平方关系，与频率呈线性关系。因此，降低电压比降低频率的收益更大。但电压不能无限降低——频率越高，所需的最低电压也越高。
DVFS的演进历史
| 阶段 | 时间 | 技术特征 | 代表方案 |
|---|---|---|---|
| 静态调频 | 1990s | 用户手动选择性能模式（如“省电/高性能”） | BIOS设置、ACPI P-state |
| 动态调频 | 2000s | 基于CPU利用率（idle%）自动调节频率 | Linux cpufreq（ondemand/performance） |
| 电压-频率协同 | 2010s | 频率变化时同步调整电压，引入DVFS | ARM big.LITTLE、Intel SpeedStep |
| 智能预测 | 2020s | 基于工作负载特征预测，提前调节 | Linux EAS（Energy-Aware Scheduling）、CPU governor |
1.3 DVFS系统架构
下图展示了现代SoC中DVFS的典型软件与硬件分层架构：
1.4 DVFS的关键权衡
DVFS并非万能药，在实际工程中需要仔细权衡以下因素：
- 调节延迟： 频率切换通常需要10~100μs，电压切换更慢（50~200μs）。过快的调节会导致抖动，过慢则响应不及时。
- 瞬态响应： 当负载突然升高时，DVFS需要快速升频，否则会造成性能下降；但升频过快又可能触发热保护。
- 能效拐点： 在极低频率下，泄漏功耗占比增大，总功耗反而可能上升。每个SoC都存在一个“能效最优频率点”。
- 多核协同： 异构多核（如big.LITTLE）中，不同核的DVFS策略需要协调，避免大核空转浪费功耗。
工程陷阱： 很多驱动开发者在实现DVFS时，只关注“降低频率省电”，却忽略了电压调节的稳定性。电压过低会导致逻辑电路时序违规，引发难以调试的随机崩溃。务必在芯片datasheet规定的安全电压范围内操作。
1.5 本章小结
功耗优化是驱动开发中不可回避的核心课题。DVFS作为最基础的动态功耗管理技术，通过电压与频率的协同调节，在性能与能耗之间架起了一座桥梁。理解其背后的物理原理、系统架构以及工程权衡，是后续深入学习CPU频率调节器、调度器节能策略以及热管理的基础。