3. 顶半部(Top Half)机制：顶半部的职责、执行时机、最小化执行时间原则

顶半部（Top Half）是中断处理流程中直接响应硬件中断请求的第一阶段。它运行在中断上下文中，具有最高的抢占优先级，其设计质量直接决定了系统的实时响应能力和稳定性。理解顶半部的职责边界、执行时机以及核心设计原则，是掌握中断处理驱动开发的基础。

3.1 顶半部的核心职责

顶半部的主要任务是以最快的速度确认硬件中断，并完成必须立即处理的操作，然后将剩余的重负载工作推迟到底半部执行。其职责可以归纳为以下四个关键点：

3.2 执行时机与上下文环境

顶半部的执行时机由硬件中断信号和内核中断管理机制共同决定。理解其执行上下文对于编写安全的驱动代码至关重要。

• 触发条件： 当外设产生中断信号，经过中断控制器路由到CPU，CPU在每条指令执行完毕后检查中断标志位，若允许中断则立即响应。
• 执行上下文： 运行在中断上下文（Interrupt Context）中，不可睡眠、不可调度、不可持有互斥锁（mutex）。
• 抢占特性： 在Linux中，顶半部执行时默认禁止本地CPU上的所有中断（或同优先级中断），以保证原子性。
• 嵌套风险： 高优先级中断可以抢占低优先级中断的顶半部，驱动开发者必须考虑重入问题。

3.3 最小化执行时间原则

顶半部的执行时间直接决定了系统的中断延迟和实时性上限。业界普遍遵循“微秒级完成”的设计目标。以下是具体的原则和量化指标：

3.4 顶半部与底半部的协作流程

下图展示了顶半部与底半部在中断处理中的完整协作流程，以及顶半部在整个中断生命周期中的位置：

3.5 顶半部代码模板与示例

以下是一个典型的网络设备驱动顶半部实现，展示了最小化执行时间原则的具体应用：

/* 网络设备驱动顶半部 - 最小化实现示例 */
static irqreturn_t eth_irq_handler(int irq, void *dev_id)
{
    struct net_device *dev = (struct net_device *)dev_id;
    struct eth_private *priv = netdev_priv(dev);
    u32 status;
    
    /* 1. 读取中断状态寄存器（必须立即读取，防止丢失） */
    status = readl(priv->ioaddr + ETH_INT_STATUS);
    
    /* 2. 确认中断：写回ACK位清除中断 */
    writel(status & ETH_INT_MASK, priv->ioaddr + ETH_INT_ACK);
    
    /* 3. 保存关键数据：从RX FIFO读取数据长度 */
    if (status & ETH_INT_RX_DONE) {
        priv->rx_len = readl(priv->ioaddr + ETH_RX_LEN);
        /* 注意：此处不拷贝数据，只保存长度 */
    }
    
    /* 4. 调度底半部处理实际数据收发 */
    if (status & (ETH_INT_RX_DONE | ETH_INT_TX_DONE))
        napi_schedule(&priv->napi);
    
    return IRQ_HANDLED;
}

3.6 顶半部设计检查清单

在编写或评审顶半部代码时，可以使用以下清单进行快速自查：

• ☐ 是否在顶半部中调用了可能导致睡眠的函数？（如mutex_lock、wait_event、kmalloc(GFP_KERNEL)）
• ☐ 是否在顶半部中进行了大数据拷贝或复杂计算？（应移至底半部）
• ☐ 是否在顶半部中使用了printk或日志输出？（printk在顶半部中可能导致死锁）
• ☐ 是否考虑了中断嵌套和重入问题？（使用per-CPU变量或原子操作保护共享数据）
• ☐ 是否在顶半部中正确确认了中断？（未确认的中断会导致IRQ风暴）
• ☐ 顶半部执行时间是否在50μs以内？（可通过ftrace或内核时间戳测量）