3. x86平台PCIe子系统架构：根复合体、MMCFG与中断路由

x86平台的PCIe子系统是驱动移植工作的基准参考。理解x86的根复合体（Root Complex）如何枚举总线、配置空间如何通过MMCFG访问、中断如何通过IOAPIC或MSI路由，是后续分析ARM差异、完成适配的前提。本章从这三个核心维度拆解x86 PCIe的硬件与软件契约。

3.1 x86 PCIe根复合体（Root Complex）

在x86平台上，CPU与PCIe层次结构的连接点称为根复合体（Root Complex, RC）。RC内部集成了一个或多个根端口（Root Port, RP），每个RP对应一个独立的PCIe域（Segment）或总线号范围。RC负责将CPU发起的存储器映射I/O（MMIO）事务转换为PCIe的TLP（事务层报文），并处理来自下游设备的完成报文。

下表总结了x86 RC与根端口的关键属性：

下图展示了x86平台中CPU、RC、根端口与下游设备的拓扑关系：

3.2 MMCFG配置机制

PCIe规范定义了内存映射配置（Memory-Mapped Configuration, MMCFG）机制，将设备的配置空间映射到系统物理地址空间的高端区域。x86平台通过ACPI的MCFG表（Memory Mapped Configuration Base Address Table）向操作系统通告MMCFG的基地址和覆盖的总线范围。

MMCFG的地址计算公式如下：

config_addr = MMCFG_BASE + (bus_number << 20) | (device_number << 15) | (function_number << 12) | offset

其中：

• MMCFG_BASE：MCFG表中指定的基地址（通常为0xE0000000或0xF0000000）
• bus_number：8位总线号，左移20位（覆盖1MB空间）
• device_number：5位设备号，左移15位
• function_number：3位功能号，左移12位
• offset：配置空间内的寄存器偏移（0x00~0xFFF）

下表对比了x86上两种配置空间访问方式：

下图展示了MMCFG地址映射的结构：

3.3 中断路由：IOAPIC与MSI

x86平台支持两种PCIe中断模型：传统INTx中断（通过IOAPIC路由）和MSI/MSI-X中断（基于内存写事务）。理解两者的差异是驱动中断处理移植的关键。

3.3.1 IOAPIC中断路由

IOAPIC（I/O高级可编程中断控制器）是x86平台处理传统PCI中断的核心组件。每个PCIe设备通过其配置空间的中断引脚（Interrupt Pin）寄存器声明使用的INTx线（INTA#/INTB#/INTC#/INTD#）。芯片组将这些物理中断线连接到IOAPIC的输入引脚，IOAPIC将中断映射到CPU的LAPIC（本地APIC）。

中断路由的典型流程：

1. PCIe设备断言INTx#信号（边沿或电平触发）。
2. 芯片组的中断控制器将INTx#映射到IOAPIC的特定输入引脚（GSI，全局系统中断）。
3. IOAPIC根据其重定向表（Redirection Table）将GSI转换为带有向量号的中断消息。
4. 中断消息通过系统总线发送到目标CPU的LAPIC。
5. CPU执行中断服务例程（ISR）。

3.3.2 MSI/MSI-X中断

MSI（Message Signaled Interrupts）是PCIe规范推荐的中断机制。设备通过向特定地址写入数据来触发中断，无需物理中断线。MSI-X是MSI的增强版本，支持更多中断向量和每个向量独立的地址/数据对。

MSI/MSI-X的关键寄存器位于PCIe配置空间的Capability结构中：

下图对比了INTx与MSI的中断路径：

3.3.3 中断路由的软件抽象

在Linux内核中，x86平台的中断路由通过以下层次抽象：

• IRQ Domain：将硬件中断号（GSI或MSI向量）映射到Linux IRQ号。
• IOAPIC Domain：管理IOAPIC的重定向表，处理INTx中断。
• MSI Domain：管理MSI/MSI-X中断的分配和地址/数据配置。
• PCI MSI Layer：提供pci_alloc_irq_vectors()等API，供驱动申请MSI中断。

下表总结了x86与ARM在中断路由上的核心差异：