3. 内核异常处理机制：异常与中断的区别、内核异常向量表、异常处理流程（ARM64/x86架构对比）

在嵌入式系统故障排查中，理解内核如何响应硬件事件是分析panic和Oops的基石。本章深入剖析异常与中断的本质区别、内核异常向量表的布局以及异常处理流程，并对比ARM64与x86两大主流架构的实现差异。

3.1 异常与中断的区别

异常（Exception）和中断（Interrupt）都是CPU暂停当前执行流、跳转到特定处理程序的事件，但它们的触发源、同步性和可屏蔽性存在本质差异。

3.2 内核异常向量表

异常向量表（Exception Vector Table）是CPU在特定内存地址存放的跳转指令表，每种异常类型对应一个表项。当异常发生时，CPU硬件自动跳转到对应表项执行。ARM64和x86在向量表的设计上差异显著。

3.2.1 ARM64 异常向量表

ARM64架构的异常向量表位于物理地址 0xFFFF0000_00000000（或VBAR_ELx寄存器指定），共16个表项，每个表项占128字节（可容纳32条指令）。异常等级（EL0/EL1/EL2/EL3）和异常类型（同步、IRQ、FIQ、SError）组合形成二维索引。

3.2.2 x86 异常向量表

x86架构使用中断描述符表（IDT, Interrupt Descriptor Table），通过 LIDT 指令加载。IDT最多包含256个表项，每个表项8字节（保护模式）或16字节（64位模式）。前32个表项（0-31）为保留异常，32-255为用户定义中断。

3.3 异常处理流程（ARM64 vs x86）

异常处理流程分为硬件自动完成和软件处理两个阶段。硬件阶段保存现场、跳转入口；软件阶段保存完整上下文、调用处理函数、恢复现场。

3.3.1 ARM64 异常处理流程

1. 硬件自动阶段：
   • 根据异常等级和类型索引向量表，跳转对应表项
   • 自动保存 PSTATE 到 SPSR_EL1，返回地址到 ELR_EL1
   • 自动切换栈指针（使用SP_EL1或SP_EL0）
   • 更新异常等级（如从EL0切换到EL1）
2. 软件处理阶段（内核入口汇编）：
   • 保存被中断上下文（x0-x30, SP, PC, PSTATE等）到栈中
   • 调用 el1_sync_handler 或 el1_irq_handler 等C函数
   • 处理完成后，恢复上下文，执行 eret 指令返回

// ARM64 异常入口示例（arch/arm64/kernel/entry.S 简化）
el1_sync:
    // 保存被中断的上下文
    stp     x0, x1, [sp, #-16]!
    stp     x2, x3, [sp, #-16]!
    // ... 保存更多寄存器
    mrs     x0, esr_el1      // 读取异常症状寄存器
    mrs     x1, elr_el1      // 读取返回地址
    // 调用C处理函数
    bl      do_mem_abort      // 数据中止处理
    // 恢复上下文
    ldp     x2, x3, [sp], #16
    ldp     x0, x1, [sp], #16
    eret                     // 返回被中断程序

3.3.2 x86 异常处理流程

1. 硬件自动阶段：
   • 根据向量号索引IDT，获取门描述符（Interrupt Gate/Trap Gate）
   • 自动保存 SS、RSP、RFLAGS、CS、RIP 到栈中
   • 如果异常有错误码，自动压入栈
   • 清除IF标志（Interrupt Gate）或保留IF（Trap Gate）
2. 软件处理阶段（内核入口汇编）：
   • 保存所有通用寄存器（通过 PUSH 或 SWAPGS）
   • 调用 do_error_code 或 do_IRQ 等C函数
   • 处理完成后，恢复寄存器，执行 IRET 指令返回

// x86 异常入口示例（arch/x86/entry/entry_64.S 简化）
ENTRY(page_fault)
    // 保存被中断的上下文
    pushq   %rdi
    pushq   %rsi
    // ... 保存更多寄存器
    movq    %cr2, %rdi       // 读取线性地址（页错误专用）
    // 调用C处理函数
    call    do_page_fault
    // 恢复上下文
    popq    %rsi
    popq    %rdi
    // 检查是否需要处理信号或调度
    IRET                     // 返回被中断程序

3.3.3 架构对比总结

3.4 异常处理中的关键数据结构

在异常处理过程中，内核需要记录异常现场信息，用于后续分析和恢复。以下是两个架构共用的关键数据结构：

3.5 异常处理中的常见陷阱

• 嵌套异常： 异常处理程序中再次发生异常（如缺页处理中缺页），可能导致双重错误（#DF）或三重错误（系统复位）。ARM64通过异常等级隔离降低风险。
• 中断上下文死锁： 中断处理程序中调用可能导致睡眠的函数（如 kmalloc(GFP_KERNEL)），引发内核panic。x86和ARM64都需遵循中断上下文规则。
• 栈溢出： 异常处理使用内核栈，深度嵌套或大内存分配可能导致栈溢出，破坏 pt_regs 结构。ARM64的 STACKPROTECTOR 可检测此类问题。
• 向量表覆盖： 恶意模块或错误的内核补丁可能覆盖向量表项，导致异常处理跳转到非法地址。ARM64的VBAR寄存器写保护可防止此类攻击。