4. 显示控制器硬件抽象：硬件特性、寄存器模型与驱动接口

显示控制器（Display Controller）是 DRM/KMS 框架中负责将帧缓冲区（Framebuffer）数据转换为显示设备（如 HDMI、DP、DSI 接口）所需时序信号的硬件单元。不同 SoC 厂商（如 Rockchip、Allwinner、NXP i.MX、Qualcomm）的显示控制器在硬件特性、寄存器布局和中断机制上差异巨大，因此 KMS 驱动必须通过一套统一的硬件抽象层来屏蔽这些差异。本章将深入分析显示控制器的核心硬件特性、寄存器模型设计方法以及驱动接口的标准化实现。

4.1 显示控制器的硬件特性

显示控制器通常集成在 SoC 内部，通过 AXI/AHB 总线与系统内存（DDR）相连，并通过一组高速串行接口（如 LVDS、MIPI DSI、eDP）或并行接口（如 RGB、BT.1120）连接外部显示面板。其关键硬件特性包括：

• 像素处理管线： 从内存读取帧数据 → 解包/格式转换 → 缩放/旋转 → 色彩校正（CSC/Gamma） → 图层混合（Blending） → 输出时序生成。
• 图层（Plane）数量与能力： 硬件支持的叠加图层数（通常 1~4 个），每个图层是否支持独立缩放、Alpha 混合、YUV 格式。
• 输出接口类型： 内嵌的显示接口控制器（如 MIPI DSI Host、HDMI TX、DisplayPort TX）以及对应的 PHY（物理层）。
• 中断事件： VBlank（垂直消隐期）、Underrun（FIFO 欠载）、CRC 校验错误等。
• 时钟域： 像素时钟（Pixel Clock）、链路时钟（Link Clock）、核心时钟（Core Clock）的独立配置与同步。

4.2 寄存器模型设计

寄存器模型是驱动软件与硬件之间的“契约”。一个良好的寄存器模型应当将硬件寄存器按功能划分为若干组（Bank），并通过结构体或宏定义清晰地映射到内存地址。KMS 驱动通常采用以下分层寄存器模型：

1. 全局控制寄存器组： 包含软复位、时钟使能、全局中断使能、版本 ID 等。
2. 图层寄存器组： 每个图层独立拥有一组寄存器，用于配置帧地址、窗口位置（crtc_x/crtc_y）、尺寸（crtc_w/crtc_h）、像素格式、Alpha 值、缩放系数。
3. 时序寄存器组： 配置水平/垂直同步参数（HBP、HFP、HSPW、VBP、VFP、VSPW）、像素时钟分频、极性。
4. 输出接口寄存器组： 配置接口类型、链路速率、数据通道数、色彩深度。
5. 中断状态寄存器组： 包含中断状态位、中断使能位、清除位。

以下是一个典型的显示控制器寄存器模型 C 语言定义示例：

/* 全局控制寄存器 */
#define DC_CTRL         0x0000
#define DC_SOFT_RST     BIT(0)
#define DC_CLK_EN       BIT(1)
#define DC_GLOBAL_IRQ   BIT(2)

/* 图层 0 寄存器组（每个图层偏移 0x100） */
#define DC_PLANE_CTRL(n)    (0x0100 + (n) * 0x100)
#define DC_PLANE_ADDR(n)    (0x0104 + (n) * 0x100)
#define DC_PLANE_POS(n)     (0x0108 + (n) * 0x100)
#define DC_PLANE_SIZE(n)    (0x010C + (n) * 0x100)
#define DC_PLANE_STRIDE(n)  (0x0110 + (n) * 0x100)
#define DC_PLANE_ALPHA(n)   (0x0114 + (n) * 0x100)

/* 时序寄存器组 */
#define DC_HSYNC_CTRL   0x0200
#define DC_VSYNC_CTRL   0x0204
#define DC_HTOTAL       0x0208
#define DC_VTOTAL       0x020C
#define DC_PIXEL_CLK    0x0210

/* 中断寄存器组 */
#define DC_IRQ_STATUS   0x0300
#define DC_IRQ_ENABLE   0x0304
#define DC_IRQ_CLEAR    0x0308
#define DC_VBLANK_IRQ   BIT(0)
#define DC_UNDERRUN_IRQ BIT(1)

4.3 驱动接口标准化

KMS 驱动通过 struct drm_crtc、struct drm_plane、struct drm_encoder 和 struct drm_connector 四个核心对象来抽象显示控制器。驱动接口的标准化主要体现在以下回调函数中：

4.4 硬件抽象层实现要点

在具体实现硬件抽象层时，需要关注以下关键点：

• 寄存器访问封装： 使用 readl() / writel() 或 regmap 接口，避免直接操作内存地址。对于需要原子更新的寄存器组，提供 dc_update_bits() 辅助函数。
• VBlank 处理： 在中断处理函数中调用 drm_crtc_handle_vblank()，并确保在 atomic_flush 中等待 VBlank 信号。
• 时钟与电源管理： 通过 clk_prepare_enable() / clk_disable_unprepare() 管理像素时钟和核心时钟，配合 pm_runtime 框架实现动态电源管理。
• 硬件差异隔离： 使用 struct dc_hw_data 结构体保存不同 SoC 版本的寄存器偏移量、图层数量、支持格式列表等参数，驱动核心代码通过该结构体进行条件分支。

struct dc_hw_data {
    u32 version;
    u32 max_planes;
    u32 plane_reg_offset;
    u32 timing_reg_offset;
    u32 irq_reg_offset;
    bool has_shadow_register;
    const u32 *supported_formats;
    u32 num_formats;
    int (*set_plane)(struct dc_device *dc, struct drm_plane_state *state);
    int (*set_timing)(struct dc_device *dc, struct drm_display_mode *mode);
    void (*handle_vblank)(struct dc_device *dc);
};

通过上述抽象，驱动核心代码只需调用 dc->hw->set_plane() 即可完成图层配置，无需关心具体寄存器地址和操作顺序。这种设计使得添加新 SoC 支持时，只需实现 struct dc_hw_data 中的回调函数，而无需修改上层 DRM 回调逻辑。