3. 内存分页机制：4KB页与2MB/1GB大页，页表遍历开销与TLB缺失类型
内存分页是虚拟内存到物理地址转换的核心机制。页表大小直接影响TLB（Translation Lookaside Buffer）的覆盖范围与命中率，进而决定内存访问延迟。本节从页表结构出发，对比标准4KB页与大页（2MB/1GB）的差异，量化页表遍历（Page Walk）开销，并区分指令TLB缺失与数据TLB缺失两种场景。
3.1 标准4KB分页与多级页表
x86-64架构采用4级页表（PML4 → PDPT → PD → PT），每级索引9位，页内偏移12位，虚拟地址共48位。每级页表项（PTE）占8字节，一个4KB页框可存放512个PTE。
| 页表层级 | 索引位数 | 页表项数 | 覆盖地址范围 |
|---|---|---|---|
| PML4（页映射表4） | 9 | 512 | 512 TB |
| PDPT（页目录指针表） | 9 | 512 | 1 GB |
| PD（页目录） | 9 | 512 | 2 MB |
| PT（页表） | 9 | 512 | 4 KB |
每次虚拟地址转换需要依次访问4级页表，即4次内存读取（Page Walk）。若TLB未命中，CPU必须遍历这4级页表才能获得物理地址，每次遍历约需12～24个CPU周期（取决于内存延迟）。
关键指标： 4KB页的TLB覆盖范围 = TLB条目数 × 4KB。典型L1 DTLB（64条目）仅覆盖256KB，对于大数据集（如数据库、HPC）极易产生大量TLB缺失。
3.2 2MB与1GB大页机制
大页通过减少页表层级来降低Page Walk次数，同时扩大单条TLB条目覆盖的连续物理内存范围。x86-64支持两种大页：
- 2MB大页（HugeTLB / THP）： 跳过PT层级，仅需3级页表（PML4 → PDPT → PD），PD中PTE标记为2MB页。TLB覆盖范围扩大512倍。
- 1GB大页： 跳过PT和PD两级，仅需2级页表（PML4 → PDPT），PDPT中PTE标记为1GB页。适用于超大内存工作集（如虚拟化、内存数据库）。
| 页大小 | 页表层级数 | 单次Page Walk内存访问次数 | TLB覆盖范围（64条目） |
|---|---|---|---|
| 4 KB | 4 | 4 | 256 KB |
| 2 MB | 3 | 3 | 128 MB |
| 1 GB | 2 | 2 | 64 GB |
实践建议： 对于工作集超过10MB的应用（如Redis、ClickHouse、AI推理引擎），启用透明大页（THP）或显式分配2MB大页，可减少TLB缺失30%～70%。但注意大页会增加内存碎片风险，需结合NUMA策略使用。
3.3 页表遍历（Page Walk）开销量化
Page Walk是TLB缺失后CPU自动触发的硬件操作。现代CPU（如Intel Ice Lake）包含页表缓存（Paging Structure Cache），可缓存中间层级页表（PML4/PDPT/PD），减少实际内存访问次数。
注意： 虽然2MB大页减少了一次PT访问，但若中间页表缓存未命中，仍需3次内存读取。在NUMA系统中，跨节点内存访问会使Page Walk延迟进一步增加30%～50%。使用
perf stat -e dTLB-load-misses,iTLB-load-misses 可量化实际缺失次数。
3.4 TLB缺失的两种类型
TLB分为指令TLB（ITLB）和数据TLB（DTLB），分别缓存指令页表项和数据页表项。两种缺失对性能的影响不同：
| 类型 | 触发场景 | 典型缺失原因 | 性能影响 |
|---|---|---|---|
| 指令TLB缺失（ITLB Miss） | CPU取指令时，指令所在虚拟页不在ITLB中 | 代码段过大、代码分散在多个页面、JIT编译代码 | 流水线停顿，取指延迟增加，IPC下降 |
| 数据TLB缺失（DTLB Miss） | CPU加载/存储数据时，数据所在虚拟页不在DTLB中 | 大数据集遍历、随机内存访问、内存池分配 | 内存访问延迟增加，可能触发Page Walk |
3.5 使用perf识别TLB缺失热点
perf提供硬件事件直接测量ITLB和DTLB缺失：
# 统计全系统DTLB缺失
perf stat -e dTLB-load-misses,dTLB-store-misses -a sleep 5
# 统计全系统ITLB缺失
perf stat -e iTLB-load-misses -a sleep 5
# 采样DTLB缺失热点（按指令地址）
perf record -e dTLB-load-misses -c 10000 -a -- sleep 5
perf report -n --stdio
perf事件映射： 在Intel平台上，
dTLB-load-misses 对应 MEM_LOAD_UOPS_RETIRED.DTLB_MISS，iTLB-load-misses 对应 ITLB_MISSES.WALK_COMPLETED。AMD平台使用 l2_itlb_misses 和 l2_dtlb_misses。
通过 perf report 查看采样结果，重点关注DTLB缺失集中在哪些函数和指令地址。若缺失集中在少量指令上，通常表示该代码路径存在随机大内存访问模式，适合通过大页优化。