3. 页表配置参数：页面大小、基地址寄存器与属性位

页表是虚拟内存到物理内存转换的核心数据结构，其配置参数直接决定地址转换的效率、TLB 覆盖范围以及内存访问的权限控制。本章深入剖析三个关键配置维度：页面大小（4KB / 2MB / 1GB）、页表基地址寄存器（CR3 / TTBR）以及页表属性位（R/W/X/U/S 等）。理解这些参数是调试页表配置异常与定位 TLB 缺失性能热点的前提。

学习提示： 在 x86-64 与 ARMv8-A 架构中，页表配置参数虽然寄存器名称不同，但设计思想高度一致。建议对比学习，重点关注页面大小对 TLB 覆盖范围的影响。

3.1 页面大小：4KB / 2MB / 1GB

页面大小是页表配置中最基础的参数，它决定了虚拟地址到物理地址映射的粒度，也直接影响 TLB 的覆盖范围与缺失率。

3.1.1 标准页面与大页面

  • 4KB 页面（基础页）：所有架构都支持的标准页面大小，粒度细，适合小内存分配，但页表层级多（x86-64 为 4 级），TLB 覆盖范围小。
  • 2MB 页面（大页）：x86-64 的二级页表项直接映射 2MB 连续物理内存，减少页表层级为 3 级，TLB 覆盖范围扩大 512 倍。
  • 1GB 页面（巨页）：x86-64 的一级页表项直接映射 1GB 连续物理内存，页表层级降为 2 级，TLB 覆盖范围最大，适用于数据库、HPC 等大内存工作负载。
页面大小 页表层级数（x86-64） TLB 覆盖范围（典型 64 项） 适用场景
4KB 4 级（PML4 → PDPT → PD → PT） 256 KB 通用进程、小内存分配
2MB 3 级（PML4 → PDPT → PD） 128 MB 虚拟机、数据库缓存
1GB 2 级（PML4 → PDPT） 64 GB HPC、大页数据库、GPU 显存映射
性能关键点： 使用 2MB 或 1GB 大页可以显著降低 TLB 缺失率。对于内存访问密集的应用，TLB 缺失率可从 5%~10% 降至 0.1% 以下，整体性能提升可达 10%~30%。

3.1.2 页面大小与 TLB 覆盖范围关系图

下图展示了不同页面大小下，相同 TLB 条目数（64 项）所覆盖的虚拟地址范围差异：

页面大小与 TLB 覆盖范围对比 页面大小与 TLB 覆盖范围对比（64 项 TLB） 4KB 页面 覆盖 256 KB 2MB 页面 覆盖 128 MB 1GB 页面 覆盖 64 GB 说明： • 4KB 页面：64 项 TLB 仅覆盖 256KB，频繁 TLB 缺失 • 2MB 页面：64 项 TLB 覆盖 128MB，TLB 缺失大幅减少 • 1GB 页面：64 项 TLB 覆盖 64GB，几乎无 TLB 缺失

3.2 页表基地址寄存器：CR3 / TTBR

页表基地址寄存器保存当前进程的顶级页表物理地址，CPU 在进行地址转换时首先读取该寄存器以定位页表根节点。

3.2.1 x86-64 CR3 寄存器

  • CR3：控制寄存器 3，存储 PML4 页表的物理基地址（页对齐，低 12 位为 0）。
  • PCID（Process-Context Identifier）：CR3 的 bit 0~11 可存储 PCID，用于区分不同进程的 TLB 条目，避免进程切换时完全冲刷 TLB。
  • 切换开销：写 CR3 会触发 TLB 冲刷（除非使用 PCID + INVPCID 指令），是进程切换的主要性能开销之一。

3.2.2 ARMv8-A TTBR 寄存器

  • TTBR0_EL1：用户空间（EL0）页表基地址寄存器，通常每个进程独立。
  • TTBR1_EL1：内核空间（EL1）页表基地址寄存器，所有进程共享。
  • ASID（Address-Space Identifier）：类似 x86 的 PCID，存储在 TTBR 的高位，用于 TLB 条目区分。
架构 寄存器 顶级页表 地址空间标识 TLB 冲刷策略
x86-64 CR3 PML4 PCID（12 bit） MOV CR3 冲刷；INVPCID 选择性冲刷
ARMv8-A TTBR0_EL1 / TTBR1_EL1 PGD（Page Global Directory） ASID（8/16 bit） TLBI 指令选择性冲刷

3.2.3 页表基地址寄存器工作流程

页表基地址寄存器工作流程 页表基地址寄存器地址转换流程 CR3 / TTBR 顶级页表（PML4/PGD） 中间页表（PDPT/PMD） 页表项（PTE） 关键说明： 1. CR3/TTBR 保存顶级 页表物理地址 2. 逐级索引虚拟地址 的各级偏移 3. 最终 PTE 包含物理 页帧号 + 属性位

3.3 页表属性位：R/W/X/U/S

页表项（PTE）中的属性位控制对映射页面的访问权限和缓存行为。错误配置属性位是导致页错误（Page Fault）和性能异常的常见原因。

3.3.1 核心属性位详解

属性位 全称 功能描述 典型错误
R/W Read/Write 0 = 只读，1 = 可读写 写操作触发页错误（#PF）
U/S User/Supervisor 0 = 仅内核态访问，1 = 用户态可访问 用户态访问内核页触发 #GP
X eXecute 0 = 禁止执行，1 = 允许执行（NX 位） 代码执行触发 #PF（DEP 保护）
P Present 0 = 页面不在内存，1 = 页面在内存 缺页异常（Major/Minor Page Fault）
A Accessed 硬件自动置位，表示页面被访问过 页面置换算法依赖此位
D Dirty 硬件自动置位，表示页面被写过 写回策略依赖此位
G Global 1 = 全局页，进程切换时不冲刷 TLB 内核页表常用此位

3.3.2 属性位组合与权限矩阵

不同属性位组合决定了对页面的访问权限。以下矩阵展示了常见组合的效果：

U/S R/W X（NX） 用户态读 用户态写 用户态执行 内核态读 内核态写 内核态执行
0 0 0 ✗ ✗ ✗ ✓ ✗ ✗
0 1 1 ✗ ✗ ✗ ✓ ✓ ✓
1 0 1 ✓ ✗ ✓ ✓ ✓ ✓
1 1 0 ✓ ✓ ✗ ✓ ✓ ✗
调试陷阱： 在 x86-64 中，NX（No eXecute）位是 IA32_EFER.NXE 使能后才生效。如果 BIOS 或内核未开启 NXE，则 X 位被忽略，可能导致代码执行漏洞。检查 /proc/cpuinfo 中的 'nx' 标志位确认是否开启。

3.3.3 属性位在页表项中的布局

以 x86-64 4KB 页表项为例，其 64 位布局如下：

Bit 63:       NX (No eXecute) — 禁止执行
Bit 62-52:    Reserved (必须为 0)
Bit 51-12:    Physical Page Number (PPN) — 物理页帧号
Bit 11-9:     Available for OS (忽略)
Bit 8:        G (Global) — 全局页
Bit 7:        PS (Page Size) — 页面大小 (0=4KB, 1=2MB/1GB)
Bit 6:        D (Dirty) — 脏位
Bit 5:        A (Accessed) — 访问位
Bit 4:        PCD (Page Cache Disable) — 禁止缓存
Bit 3:        PWT (Page Write Through) — 写通策略
Bit 2:        U/S (User/Supervisor) — 用户/内核
Bit 1:        R/W (Read/Write) — 读写
Bit 0:        P (Present) — 存在位

3.4 页表配置调试实践

在实际调试中，检查页表配置是否正确是定位 TLB 缺失和页错误的第一步。以下是一些常用方法：

3.4.1 查看当前页表配置

在 Linux 系统中，可以通过以下方式查看页表配置：

# 查看页面大小支持
grep -i "pse\|pdpe1gb" /proc/cpuinfo

# 查看大页使用情况
cat /proc/meminfo | grep -i huge

# 查看进程页表信息
cat /proc/<PID>/smaps | grep -i "KernelPageSize\|MMUPageSize"

# 使用 perf 统计 TLB 缺失
perf stat -e dTLB-load-misses,iTLB-load-misses ./workload

3.4.2 常见配置错误与排查

  • CR3 值错误：顶级页表地址未页对齐（低 12 位非零），导致地址转换异常。检查 CR3 值：echo "cr3" | sudo tee /sys/kernel/debug/register
  • 属性位冲突：U/S=0 但 R/W=1 时，用户态写操作会触发 #GP。使用 dmesg 查看页错误日志。
  • 大页配置失败：2MB/1GB 页面需要连续物理内存，内存碎片化可能导致大页分配失败。检查 /proc/buddyinfo 确认连续内存块。
  • TLB 冲刷遗漏：修改页表后未正确冲刷 TLB，导致使用过期 TLB 条目。使用 invlpg（x86）或 TLBI（ARM）指令确保一致性。
性能优化建议： 对于数据库、虚拟机、内存数据库等大内存应用，建议通过 mmap 的 MAP_HUGETLB 标志或透明大页（THP）启用 2MB 页面。监控 /proc/vmstat 中的 thp_fault_alloc 和 thp_collapse_alloc 确认大页使用情况。

3.4.3 页表配置调试流程图

页表配置调试流程 页表配置调试流程 开始调试 检查 CR3/TTBR 值 检查属性位配置 检查页面大小设置 定位问题 / 修复 调试检查项： 1. CR3 是否页对齐？ 2. U/S 位是否匹配 访问权限？ 3. R/W 位是否允许 写操作？ 4. NX 位是否阻止 代码执行？ 5. 页面大小是否 与 TLB 配置一致？

3.5 本章小结

  • 页面大小：4KB 为标准粒度，2MB/1GB 大页可大幅提升 TLB 覆盖范围，降低缺失率。
  • 页表基地址寄存器：CR3（x86）和 TTBR（ARM）保存顶级页表地址，PCID/ASID 用于 TLB 条目区分。
  • 属性位：R/W、U/S、NX、P、A、D、G 等位控制访问权限和缓存行为，错误配置导致页错误或安全漏洞。
  • 调试方法：通过 /proc 文件系统、perf 工具和寄存器检查，快速定位页表配置问题。
← 上一章 📖 返回目录 下一章 →