1. ARM64 虚拟内存体系概述：VMSA 架构、地址空间划分、EL0/EL1/EL2/EL3 的页表切换
1.1 VMSA 架构基础
ARM64 体系结构采用 VMSA（Virtual Memory System Architecture） 作为其内存管理核心规范。VMSA 定义了处理器如何将虚拟地址（VA）转换为物理地址（PA），并通过页表（Translation Table）控制内存访问权限、缓存策略及共享属性。
VMSA 的关键特性包括：
- 多级页表：支持 4KB、16KB 或 64KB 页面粒度，页表级数可为 2 至 4 级（Stage 1 或 Stage 2）。
- 地址转换机制：通过 MMU（Memory Management Unit）中的 TLB（Translation Lookaside Buffer）缓存最近使用的页表项，加速地址转换。
- 安全与非安全状态：支持 TrustZone 技术，将物理内存划分为安全世界（Secure World）和非安全世界（Non-Secure World）。
- 虚拟化扩展：支持 Stage 2 地址转换，为虚拟机监控器（Hypervisor）提供客户机物理地址（IPA）到物理地址（PA）的映射。
工程要点： 在调试页表配置时，务必确认当前异常级别（EL）对应的 TTBR（Translation Table Base Register）寄存器指向正确的页表基地址。错误的 TTBR 配置将直接导致系统崩溃（Data Abort 或 Translation Fault）。
1.2 地址空间划分
ARM64 支持 64 位虚拟地址空间，但当前实现通常使用 48 位或 52 位地址宽度。虚拟地址空间被划分为两个主要区域：
| 区域 | 地址范围（48 位） | 用途 | 页表基址寄存器 |
|---|---|---|---|
| 用户空间 | 0x0000_0000_0000_0000 ~ 0x0000_FFFF_FFFF_FFFF |
应用程序代码、堆、栈、数据 | TTBR0_EL1 |
| 内核空间 | 0xFFFF_0000_0000_0000 ~ 0xFFFF_FFFF_FFFF_FFFF |
操作系统内核、设备驱动、页表 | TTBR1_EL1 |
设计原则： 用户空间与内核空间使用独立的页表基址寄存器（TTBR0_EL1 和 TTBR1_EL1），这允许在进程切换时仅需切换 TTBR0_EL1，而内核空间页表保持不变，从而减少 TLB 刷新开销。
地址空间划分的工程意义：
- 隔离性：用户进程无法直接访问内核空间，防止恶意或错误代码破坏系统。
- 性能优化：内核空间页表在进程切换时无需重建，TLB 中与内核相关的条目得以保留。
- 扩展性：通过调整 TCR（Translation Control Register）中的 T0SZ/T1SZ 字段，可以灵活控制地址空间大小。
1.3 EL0/EL1/EL2/EL3 的页表切换
ARM64 定义了四个异常级别（Exception Levels），每个级别拥有独立的页表配置：
| 异常级别 | 名称 | 页表基址寄存器 | 地址转换控制 | 典型用途 |
|---|---|---|---|---|
| EL0 | 用户态 | TTBR0_EL0（实际使用 EL1 的 TTBR0） | 仅 Stage 1 | 应用程序执行 |
| EL1 | 内核态 | TTBR0_EL1 + TTBR1_EL1 | Stage 1 | 操作系统内核 |
| EL2 | 虚拟机监控器 | TTBR0_EL2（可选 TTBR1_EL2） | Stage 1 + Stage 2 | Hypervisor / 虚拟化 |
| EL3 | 安全监控器 | TTBR0_EL3 | Stage 1 | Secure Monitor / TrustZone |
1.4 页表切换机制
页表切换发生在以下场景：
- 进程上下文切换：操作系统在 EL1 修改 TTBR0_EL1，指向新进程的用户空间页表。
- 异常级别切换：例如从 EL1 进入 EL2（Hypervisor 调用），硬件自动使用 EL2 的页表配置。
- 安全世界切换：通过 SMC（Secure Monitor Call）指令在 EL3 切换安全/非安全页表。
调试陷阱： 在 EL2 或 EL3 下进行页表切换时，必须确保新页表已经正确初始化，并且 TLB 条目被适当失效（使用 TLBI 指令）。否则，过时的 TLB 条目可能导致地址转换错误或数据泄露。
1.5 页表切换的工程实践
在实际系统级调试中，页表切换的常见问题包括：
- TTBR 配置错误：写入非法地址或未对齐地址，导致 Translation Fault。
- TLB 未失效：切换页表后未执行
TLBI VMALLE1或TLBI ASIDE1，导致使用旧映射。 - ASID 管理不当：未正确分配 Address Space ID，导致 TLB 条目冲突。
- 页表属性不一致：不同异常级别对同一物理地址的缓存策略或权限设置冲突。
调试建议： 使用 JTAG 调试器或 ARM 架构调试工具（如 DS-5、Lauterbach）读取 TTBR0_EL1/TTBR1_EL1 寄存器值，并配合页表转储工具验证页表条目内容。在 QEMU 或 FVP 模拟环境中，可通过
info tlb 命令查看 TLB 状态。
以下是一个典型的页表切换代码片段（汇编）：
// 切换进程页表（EL1 上下文）
// x0 = 新页表物理地址（必须 16KB 对齐）
msr ttbr0_el1, x0
isb // 指令同步屏障，确保 TTBR 生效
tlbi vmalle1 // 失效所有 EL1 的 TLB 条目
dsb ish // 数据同步屏障，等待 TLB 失效完成
isb // 指令同步屏障，确保后续指令使用新页表