1. 课程导论：缓存一致性问题概述、为什么x86与ARM存在差异、课程目标与学习路径

1.1 缓存一致性问题概述

在现代多核处理器系统中，每个核心通常拥有私有的 L1 和 L2 缓存，以降低内存访问延迟。当多个核心共享同一内存地址时，如果各自缓存中保存了该地址的副本，就可能出现缓存不一致的问题：一个核心修改了其私有缓存中的数据，而其他核心仍在读取过时的副本。

下图展示了多核系统中缓存不一致的典型场景：

缓存一致性协议（Cache Coherence Protocol）正是为了解决上述问题而设计的硬件机制。最常见的协议族是 MESI（及其衍生协议 MOESI、MESIF），它们通过维护缓存行（Cache Line）的状态机来协调多核之间的数据可见性。

1.2 为什么 x86 与 ARM 存在差异

x86 和 ARM 在缓存一致性协议上的差异，根源于两者截然不同的设计哲学与历史演进路径：

• 设计目标不同： x86 追求高性能与向后兼容，采用强一致性内存模型（TSO，Total Store Order）；ARM 追求能效与灵活性，采用弱一致性内存模型，将更多同步责任交给软件。
• 协议实现差异： x86 通常使用 MESIF（Intel）或 MOESI（AMD）协议，并依赖总线嗅探（Bus Snooping）实现一致性；ARM 则广泛使用 AMBA CHI（Coherent Hub Interface）协议族，支持目录式一致性（Directory-based Coherence）和更复杂的拓扑结构。
• 内存屏障指令集： x86 提供较少的显式屏障指令（如 MFENCE、SFENCE、LFENCE），因为硬件已保证较强的顺序；ARM 则提供丰富的屏障指令（如 DMB、DSB、ISB），要求开发者在关键位置显式插入。

下表总结了 x86 与 ARM 在缓存一致性方面的核心差异：

下图从架构层面展示了两种协议实现路径的差异：

1.3 课程目标与学习路径

本课程旨在帮助系统软件工程师、底层开发者和架构师，系统掌握 x86 与 ARM 缓存一致性协议的核心原理与差异，并具备实际的移植适配能力。

课程学习路径分为以下四个阶段：

1. 基础理论阶段（第 1-5 章）： 缓存一致性基础、MESI 协议详解、x86 与 ARM 内存模型对比。
2. 协议深入阶段（第 6-12 章）： MESIF/MOESI 协议细节、AMBA CHI 协议、目录式一致性、总线嗅探与监听过滤器。
3. 实践移植阶段（第 13-22 章）： 内存屏障指令对比、原子操作实现差异、无锁数据结构移植、锁实现适配、性能调优。
4. 综合案例阶段（第 23-30 章）： 真实项目移植案例（数据库引擎、网络协议栈、多媒体框架）、调试工具与性能分析、常见陷阱与最佳实践。

下图展示了课程的整体知识体系与学习路径：