2. Cache基础回顾：Cache结构、Cache Line、写策略（Write-Through/Write-Back）

在深入DMA与Cache一致性问题的排查之前，必须牢固掌握Cache的核心工作机制。Cache作为CPU与主存之间的高速缓冲层，其结构、数据组织单元以及写策略直接决定了数据一致性的行为。本节将系统回顾这三个基础概念。

2.1 Cache的层次化结构

现代处理器通常采用多级Cache架构（L1/L2/L3），以平衡访问速度与容量。L1 Cache最靠近CPU核心，速度最快但容量最小；L3 Cache为多核心共享，容量最大但延迟相对较高。

关键认知： DMA操作通常绕过CPU核心，直接与主存交互。当DMA更新主存数据时，如果对应数据在Cache中已有副本（且为脏数据），就会产生一致性问题。理解Cache层级是定位问题域的第一步。
多级Cache架构与DMA访问路径 多级Cache架构与DMA访问路径 CPU Core 0 L1 Cache L2 Cache CPU Core 1 L1 Cache L2 Cache L3 Cache (Shared) 主存 (DMA目标区域) DMA控制器 ⚠ 一致性风险点 DMA直接写主存， 若Cache中有脏副本， CPU将读到过期数据。

2.2 Cache Line：数据交换的基本单元

Cache与主存之间的数据交换并非以字节为单位，而是以Cache Line（缓存行）为基本单位。典型的Cache Line大小为64字节（部分ARM架构支持128字节）。

属性 说明 对一致性的影响
大小 通常为64B，是Cache与主存交换的最小粒度 DMA修改1字节，可能使整个Cache Line失效
Tag 标识该行对应的主存地址高位 用于地址匹配，判断是否命中
Data 存储实际的数据块 DMA更新后，Data与主存不一致
Valid Bit 标记该行是否有效 无效行不会被CPU使用
Dirty Bit 标记该行数据是否已被CPU修改（Write-Back策略） 核心问题：DMA无法感知Dirty状态
实战要点： 在排查DMA与Cache一致性问题时，应始终关注Cache Line的粒度。例如，DMA写入一个4字节的整数，如果该地址所在的64字节Cache Line在CPU的L1 Cache中且为Dirty状态，那么CPU后续读取该整数时，将读到Cache中的旧值，而非DMA写入的新值。
Cache Line 内部结构 Cache Line 内部结构（64字节典型布局） Tag 地址高位 Flags V: Valid D: Dirty Data Block (64 Bytes) 包含多个字/字节，与主存中连续地址对应 DMA操作可能只修改其中一小部分 主存地址 = Tag + Index + Offset（Offset决定数据在Cache Line内的位置）

2.3 写策略：Write-Through 与 Write-Back

写策略决定了CPU在修改Cache数据时，如何同步到主存。这是影响DMA一致性的最核心因素。

2.3.1 Write-Through（写直达）

  • 机制：CPU写Cache时，同时写入主存。写操作在所有层次上同步完成。
  • 优点：主存数据始终与Cache一致，DMA读取主存总能获得最新数据。
  • 缺点：写操作延迟高，消耗总线带宽，性能较差。
  • 一致性表现：天然一致，无需额外同步操作。

2.3.2 Write-Back（写回）

  • 机制：CPU写Cache时，仅修改Cache，并将对应的Cache Line标记为Dirty。只有当该Cache Line被替换（Eviction）或显式刷回时，才将数据写回主存。
  • 优点：写操作延迟低，减少总线访问，性能高。
  • 缺点：主存数据可能过时（Stale），DMA直接访问主存会读到旧数据。
  • 一致性表现：需要软件或硬件机制（如Cache刷新指令、一致性协议）来保证DMA看到正确数据。
对比维度 Write-Through Write-Back
写主存时机 每次写Cache立即写主存 Cache Line被替换或显式刷回时
Dirty标志位 不需要 需要，用于标记未同步数据
读命中延迟 低 低
写命中延迟 高（需等待主存写入完成） 低（仅写Cache）
总线带宽消耗 高 低
DMA一致性风险 低（主存始终最新） 高（主存可能过时）
典型应用场景 早期处理器、对一致性要求严格的I/O区域 现代高性能处理器（x86/ARM）
⚠ 常见误区： 很多开发者认为Write-Back策略下，只要CPU不读，DMA写主存就没问题。这是错误的！DMA写入主存后，如果CPU之前已经加载了同一Cache Line的数据（且未修改），该Cache Line是Clean状态，CPU会继续使用Cache中的旧数据，而不会重新从主存加载。这同样会导致一致性问题。
Write-Through 与 Write-Back 策略对比 Write-Through 与 Write-Back 策略对比 Write-Through（写直达） CPU 写 Cache 同时写入主存 Cache & 主存一致 Write-Back（写回） CPU 写 Cache 标记为 Dirty 主存数据过时 Cache Line 被替换时 写回主存 DMA一致性核心矛盾：Write-Back策略下，DMA无法感知Cache中的Dirty状态，导致主存数据不是最新版本。

2.4 本节小结

  • Cache结构决定了数据访问的路径和延迟，DMA绕过Cache直接操作主存是问题的根源。
  • Cache Line是数据交换的最小单元，其Dirty标志位是追踪一致性的关键线索。
  • Write-Back策略是现代高性能处理器的标配，但也是DMA一致性问题的主要诱因。Write-Through策略虽然安全，但性能代价过高，在通用计算中已不常用。
  • 在后续章节中，我们将看到缓存一致性协议（如MESI）如何解决Write-Back策略下的数据同步问题。
← 上一章 📖 返回目录 下一章 →