2. Cache一致性协议：MESI协议原理、状态转换、总线嗅探机制

在多核处理器系统中，每个核心拥有独立的L1/L2 Cache，当多个核心同时访问同一内存地址时，必须保证各Cache副本与主存之间的数据一致性。MESI协议（Modified-Exclusive-Shared-Invalid）是应用最广泛的Cache一致性协议，也是x86与ARM平台共同采纳的基础一致性模型。

2.1 MESI协议的四状态模型

MESI协议为每个Cache行（Cache Line）定义了四种状态，通过状态标记控制数据的读写权限与共享范围：

2.2 状态转换图与触发条件

MESI协议的状态转换由本地CPU的读请求（PrRd）、写请求（PrWr）以及总线嗅探到的其他核心读请求（BusRd）、其他核心写请求（BusRdX）驱动。下图展示了完整的四状态转换关系：

2.3 总线嗅探机制

总线嗅探（Bus Snooping）是MESI协议的底层通信机制。每个Cache控制器持续监听总线上的内存访问事务，当检测到与自己Cache行地址匹配的操作时，执行相应的状态转换和数据响应。

2.3.1 嗅探事务类型

2.3.2 嗅探机制的两种实现方式

• 侦听总线（Snooping Bus）：所有Cache控制器共享一条总线，每个控制器监听所有事务。实现简单，但总线带宽成为瓶颈，适用于核心数较少的系统（通常≤4核）。
• 目录式嗅探（Directory-based Snooping）：引入目录（Directory）记录每个Cache行的共享者列表。核心只向目录查询，目录转发失效消息。适用于大规模多核系统（如ARM的CCI/CMN互联）。

2.4 MESI协议在x86与ARM中的实现差异

2.5 伪共享问题与MESI的代价

MESI协议在高效保证一致性的同时，也引入了伪共享（False Sharing）问题。当两个核心分别操作同一Cache行中的不同变量时，尽管没有真正的数据竞争，但MESI协议会频繁发送BusRdX失效消息，导致Cache行在核心间“乒乓”传输，性能急剧下降。

2.6 MESI状态转换的完整流程示例

以下示例展示两个核心（Core0和Core1）对同一内存地址AddrA的交互过程，帮助理解状态转换与总线嗅探的协作：

初始状态：Core0的Cache行状态为I，Core1的Cache行状态为I

步骤1：Core0 读 AddrA
  → 发送 BusRd(AddrA)
  → 主存返回数据，Core0 状态变为 E（独占）
  → Core1 嗅探到 BusRd，状态保持 I（无副本）

步骤2：Core1 读 AddrA
  → 发送 BusRd(AddrA)
  → Core0 嗅探到 BusRd，状态从 E 转为 S（共享）
  → 主存或 Core0 提供数据，Core1 状态变为 S

步骤3：Core0 写 AddrA
  → 发送 BusUpgr(AddrA)（升级信号）
  → Core1 嗅探到 BusUpgr，状态从 S 转为 I（失效）
  → Core0 状态从 S 转为 M（修改），直接写入本地Cache

步骤4：Core1 读 AddrA（再次）
  → 发送 BusRd(AddrA)
  → Core0 嗅探到 BusRd，状态从 M 转为 S（写回主存）
  → 主存获得最新数据，Core1 状态变为 S