3. 中断控制器节点基础：标准节点定义与核心属性

中断控制器（Interrupt Controller）是嵌入式系统中管理硬件中断请求的核心单元。在设备树中，中断控制器节点通过一组标准属性来描述其能力、连接关系和中断编号格式。本节将详细解析这些属性的语义、用法和约束。

3.1 中断控制器节点的标准属性

一个完整的中断控制器节点通常包含以下三个核心属性，它们共同构成了中断资源描述的基础框架：

3.2 中断控制器节点结构示意图

下图展示了一个典型的中断控制器节点在设备树中的位置及其与子节点的关系：

3.3 核心属性详解

3.3.1 interrupt-controller 属性

该属性是一个空属性（无值），仅作为标志存在。当设备树解析器遇到此属性时，会将该节点注册为中断控制器，并允许其他节点通过 interrupt-parent 引用它。

3.3.2 #interrupt-cells 属性

该属性定义了一个中断描述符由多少个 32 位单元（cell）组成。不同的中断控制器使用不同的编码格式：

3.3.3 interrupt-parent 属性

该属性是一个 phandle（指针句柄），指向该设备的中断控制器父节点。它定义了中断请求的路由目标：

• 显式声明： 在设备节点中直接使用 interrupt-parent = <&gic>; 指定父中断控制器。
• 继承机制： 如果子节点未声明 interrupt-parent，则继承其父节点的 interrupt-parent，逐级向上直到根节点。
• 根节点默认： 根节点可以设置 interrupt-parent 作为整个系统的默认中断控制器。

3.4 中断级联与层次结构

在复杂 SoC 中，多个中断控制器可以级联形成层次结构。每个中断控制器既是父节点的中断控制器，又是子节点的中断父节点。下图展示了这种级联关系：

3.5 完整的中断控制器节点示例

以下是一个基于 ARM GIC-400 的完整中断控制器节点定义，展示了所有核心属性的实际用法：

// 顶层中断控制器（GIC）
gic: interrupt-controller@f0001000 {
    compatible = "arm,gic-400";
    reg = <0x0 0xf0001000 0x0 0x1000>,
          <0x0 0xf0002000 0x0 0x2000>;
    interrupt-controller;
    #interrupt-cells = <3>;
    interrupts = <1 9 0xf04>;  // 级联到父中断控制器（如果有）
};

// 子设备节点引用 GIC
uart0: serial@f0003000 {
    compatible = "arm,pl011";
    reg = <0x0 0xf0003000 0x0 0x1000>;
    interrupt-parent = <&gic>;
    interrupts = <0 33 4>;  // 类型=0（SPI），中断号=33，触发方式=4（高电平）
};

// 另一个子设备
dma0: dma-controller@f0004000 {
    compatible = "arm,pl330";
    reg = <0x0 0xf0004000 0x0 0x1000>;
    interrupt-parent = <&gic>;
    interrupts = <0 56 4>,  // 主中断
                 <0 57 4>;  // 辅助中断
};

3.6 属性使用注意事项

• 唯一性： 每个中断控制器节点必须具有唯一的 interrupt-controller 声明，不能重复。
• 一致性： 同一中断控制器下的所有子节点必须使用相同的 #interrupt-cells 格式。
• 级联深度： 中断控制器可以无限级联，但实际硬件设计通常不超过 3 层。
• 默认父节点： 如果根节点设置了 interrupt-parent，则所有未显式指定父节点的设备默认使用该中断控制器。
• 中断号范围： 中断号必须在中断控制器支持的范围内（如 GIC-400 支持 0-1019）。